【正文】 設(shè)計(jì) 第 1 頁 共 38 頁 引言 城市交通是城市活動的重要組成部分，猶如人體的動脈，維系著整個城市的正常運(yùn)轉(zhuǎn)。 以前普通的交通控制器能根據(jù)事先給定的時間進(jìn)行通道的通禁控制， 以達(dá)到自動控制的目的，但 由于如今車輛的迅速增多，給城市交通增加了嚴(yán)重的負(fù)擔(dān)，而交通燈在其中正扮演著越來越重要的角色。實(shí)現(xiàn)路口交通燈系統(tǒng)的控制方法很多 ， 可以用標(biāo)準(zhǔn)邏輯器件 ， 可編程控制器 PLC,單片機(jī) 等方案來實(shí)現(xiàn)。世界上第一臺交通自動信號燈的誕生，拉開了城市交通控制的序幕， 1868年，英國工程師納伊特在倫敦威斯特敏斯特街口安裝了一臺紅綠兩色的煤氣照明燈，用來控制交叉路口馬車的通行，但一次煤氣爆炸事故致使這種交通信號 燈幾乎銷聲匿跡了近半個世紀(jì)。但隨著汽車工業(yè)的發(fā)展、交通流量增加、隨機(jī)變化增強(qiáng)，采用以往那種單一模式的 “ 固定配時 ” 方 式已不能滿足客觀需要，于是一種多時段多方案的信號控制器開始出現(xiàn)并逐步取代 了傳統(tǒng)的只有一種控制方案的控制器。 20世紀(jì) 30年代初，美國最早開始用車輛感應(yīng)式信號控制器，之后是英國，當(dāng)時使用的車輛檢測器是氣動橡皮管檢測器。當(dāng)今在城市道路交通自動控制、交通監(jiān)測和交通數(shù)據(jù)采集系統(tǒng)中，應(yīng)用最廣的是環(huán)形線圈車輛檢測器。 伴隨著城市交通信號控制系統(tǒng)的迅速發(fā)展。 1967年，英國運(yùn)輸與道路實(shí)驗(yàn)室(TRRL)成功開發(fā)出 TRANsYT(TraffioNetworkStudyTools)交通控制系統(tǒng)，后來又在 TRANsYT的基礎(chǔ)上開發(fā)了 SEOOT(Split Cyele and Offset OPtimization Technique)系統(tǒng)。人們對交通系統(tǒng)的規(guī)模復(fù)雜性和開放性特征有了更深一層的認(rèn)識，并開始意識到單獨(dú)考慮車輛或道路方面很難從根本上解決交通擁擠現(xiàn)象，只有把路口交通流運(yùn)行與信號控制的藕合作用綜合考慮，且賦 以現(xiàn)代的各種高新技術(shù)方可徹底消除有關(guān)問題。 可以說，在近百年的發(fā)展中，道路交通信號控制系統(tǒng)經(jīng)歷了無感應(yīng)控制到有感應(yīng)控制、手動控制到自動控制再到智能控制、單點(diǎn)控制 (點(diǎn)控 )到干線控制 (線控 )再到區(qū)域控制和網(wǎng)絡(luò)控制 (面控 )的過程。 嚴(yán)重的 擁堵 現(xiàn)象 ， 逐漸惡化的 城市環(huán)境 ，都給廣大市民帶來了許多困擾 。陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 4 頁 共 38 頁 2 EDA 技術(shù)的介紹 EDA技術(shù) EDA技術(shù)的發(fā) 展 現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是 EDA（ Electronic Design Automation）技術(shù)。設(shè)計(jì)者的工作僅限于利用軟件的方式來完成對系統(tǒng)硬件功能的描述，在 EDA 工具的幫助下和應(yīng)用相應(yīng)的 FPGA/CPLD 器件，就可以得到最后的設(shè)計(jì)結(jié)果。其中大規(guī)?？删幊踢壿嬈骷抢?EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體，硬件描述語言是利用 EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段，軟件開發(fā)工具是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動設(shè)計(jì)工具，實(shí)驗(yàn)開發(fā)系統(tǒng)則是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具 [5]。用 HDL 進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn)，而不需要對不影響功能的與工藝有關(guān)的因素花費(fèi)過多的時間和精力。 VHDL (1) VHDL簡介 VHDL 是一種用于電路設(shè)計(jì)的高級語言。除了含有許多具有硬件特征的語句外， VHDL 的語言形式、描述風(fēng)格以及語法是十分類似于一般的 計(jì)算機(jī)高級語言 。 (2) VHDL的特點(diǎn) ① 功能強(qiáng)大、設(shè)計(jì)靈活 VHDL 具有功能強(qiáng)大的語言結(jié)構(gòu)，可以用簡潔明確的 源代碼 來描述復(fù)雜的邏輯控制。 ② 支持廣泛、易于修改 由于 VHDL 已經(jīng)成為 IEEE 標(biāo)準(zhǔn)所規(guī)范的硬件描述語言，目前大多數(shù) EDA 工具幾乎都支持VHDL，這為 VHDL 的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。另外， VHDL 支持慣性延遲 和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。 ⑤ 很強(qiáng)的移植能力 VHDL 是一 種標(biāo)準(zhǔn)化的硬件描述語言，同一個設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。強(qiáng)大的行為描述能 力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模 電子系統(tǒng) 的重要保證。 ⑤ VHDL 對設(shè)計(jì)的描述具有相對獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必 知道 最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 (2) 軟件開發(fā)系統(tǒng)的特點(diǎn) ① 開放的界面 Max+plusⅡ 支持與 Cadence， Exemplarlogic， Mentor Graphics， Synplicty， Viewlogic和其它公司所提供的 EDA 工具接口。 ⑤ 硬件描述語言（ HDL） Max+plusⅡ 軟件支持各種 HDL 設(shè)計(jì)輸入選項(xiàng)，包括 VHDL、 Verilog HDL 和 Altera 自己的硬件描述語言 AHDL。 （ 2） CPLD的 發(fā)展歷史及應(yīng)用領(lǐng)域 20世紀(jì) 70 年代，最早的可編程邏輯器件 PLD 誕生了。 （ 3） CPLD 器件 的 特點(diǎn) 它具有編程靈活、集成度高、 設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測試、保密性強(qiáng)、價格大眾化等特點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路設(shè)計(jì)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn) (一般在 10,000件以下 )之中。 整個交通燈控制系統(tǒng)主要由時鐘產(chǎn)生電路、主控制電路、計(jì)時控制電路和交通信號顯示電路組成。它的周期 T=(R1+R2)C， 其周期約為 1秒。 復(fù)位電路部分，考慮到程序的簡潔，避免冗長，采用按鍵復(fù)位，在芯片的復(fù)位端口外接復(fù)位電路，通過按鍵對單片機(jī)輸入一個高電平脈沖，達(dá)到復(fù)位目的。 方案二采用的以單片機(jī)為核心，電路整體簡單，擴(kuò)展性良好，很大程度上降低了調(diào)試難度，但是不滿足本次課題基于 VHDL語言的要求，所以不采用。 工作原理 交通燈的亮滅規(guī)律為：甲車道的綠燈亮，乙車道的紅燈亮，甲車道通車，經(jīng) 45s 后，甲車道綠燈滅，甲車道左拐燈亮，經(jīng) 10s后，甲車道黃燈開始閃爍，同時乙車道黃燈開始閃爍，閃爍 5s后，甲車道紅燈亮，而同時乙車道的綠燈亮，乙車道開始通車，經(jīng) 45s 后，乙車道綠燈滅，乙車道的左拐燈亮，經(jīng) 10s后，甲乙車道黃燈同時開始閃爍。在試驗(yàn)過程標(biāo)準(zhǔn)信號 各定時電路 顯示控制電路 譯碼顯示電路 信號燈控制電路 信號燈 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 10 頁 共 38 頁 中的四個數(shù)碼管，分兩個為一組，前一組表示甲路的倒計(jì)時時間，后一組表示乙路的倒計(jì)時時間。 圖 的交通示意圖，但是結(jié)合上述原理很容易理解。 圖 頂層電路圖 交通燈 主 制模塊 主要控制部分分別列出四種顏色燈的亮滅狀態(tài)，分為六種狀態(tài) A、 B、 C、 D、 E、 F，每種狀態(tài)的持續(xù)時間也即是對應(yīng)控制每一路的四種燈亮的時間。 architecture art of jtdkz is type state_type is(A,B,C,D,E,F)。039。139。139。039。clr:=39。 else state=A。139。輸出 8位二進(jìn)制數(shù) end entity t45s。139。139。 60s定時單元的 主要程序段如下： entity t60s is port (clk,en60a,en60b:in std_logic。 begin process(clk, en60a,en60b) is begin if(clk39。139。 使能信號控制 else t6b=000000。 輸出 8位二進(jìn)制數(shù) end entity t10s。139。139。 5s定時單元的主要程序段如下： entity t5s is port (clk,en5a,en5b:in std_logic。 begin process(clk, en5a,en5b) is begin if(clk39。139。使能信號的控制 else t3b=000。 輸出 7位二進(jìn)制數(shù) end entity ymq。數(shù)碼管顯示 2 when 0011=dout7=1001111。數(shù)碼管顯示 6 when 0111=dout7=0000111。 圖 交通控制模塊仿真圖 （ 2） 45s定時單元仿真結(jié)果： 圖 45s定時單元 仿真時序 ，在整個電路中控制綠 燈的亮滅， 甲 路的 45s使能信號 en45a為高電平，輸出根據(jù)時鐘信號計(jì)時，開始先清零，然后從 45s 開始倒計(jì)時輸出到顯示電路，表示甲路綠燈 45s倒計(jì)時。 圖 60s 定時單元模塊 仿真圖 (6)譯碼模塊仿真結(jié)果： 圖 為譯碼器的仿真時序。 圖 顯示控制仿真 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 18 頁 共 38 頁 (8)整體仿真結(jié)果： 如圖 ， 整個輸出都是以時鐘信號為基礎(chǔ)的，信號燈的亮滅順序符合設(shè)計(jì)的要求 ， DOUT1和 DOUT2為 甲 路譯碼后數(shù)碼管的數(shù)據(jù)顯示， DOUT3和 DOUT4為 乙 路譯碼后數(shù)碼管的數(shù)據(jù)顯示，圖中 DOUTA和 DOUTB 分別為 甲 路和 乙 路譯碼前的數(shù)據(jù)，結(jié)合信號燈的亮滅狀態(tài)很明顯看到 甲路左拐燈 (AL)為高電平時 DOUTA 先清零然后顯示 10s倒計(jì)時， 甲 路黃燈（ AY）為高電平時 DOUTA 先清零然后 5s倒計(jì)時，到 甲 路紅燈倒計(jì)時到 0時， 甲 路也同時倒計(jì)時到 0，然后 乙 路信號燈按順序亮滅，符合設(shè)計(jì)要求。 整個 設(shè)計(jì) 系統(tǒng) ，外圍電路少、功耗低、可靠性高 ，便于系統(tǒng)功能的修改，設(shè)計(jì)效率高。設(shè)計(jì)過程包括硬件電路設(shè)計(jì)和程序設(shè)計(jì)兩大步驟。實(shí)現(xiàn)了四種顏色交通信號燈的交替點(diǎn)亮 ， 以及時間的倒計(jì)時顯示，指揮行人和車輛安全通行。 數(shù)字化時代的到來給人們的生活水平帶來了極大的改變，我們有理由相信，隨著數(shù)字化的深入，交通燈控制器的功能將日趨完善。 作為一 名本 科 學(xué) 生，由于經(jīng)驗(yàn)的缺 乏， 我在設(shè)計(jì)過程中 難免有許多考慮不周全的地方，如果沒有導(dǎo)師的督促指導(dǎo)，以及同學(xué)們的支持， 我 想要完成這個設(shè)計(jì) 任務(wù) 是難以想象的。在我發(fā)給何老師的每一封有關(guān)設(shè)計(jì)的郵件中，他總是認(rèn)真地做好批閱，幫我糾正每一個細(xì)節(jié)。 最 后 ， 還 要感謝我的母校 — 陜西理工學(xué)院四年年 來對我的大力 培養(yǎng)； 感謝大學(xué) 四 年來所有的老師 對我的幫助 ，為我打下 電子 專業(yè)知識的基礎(chǔ)；同時還要感謝 我的爸爸媽媽、我的同學(xué)們 ，正是因?yàn)橛辛四銈兊闹С趾凸膭?，我的 畢業(yè)設(shè)計(jì)才會順利 地 完成。s hardware structure and work the way carry on heavy Gou and make thus the design of hardware can like software design so convenient all these biggest changed a traditional numerical method, design process of the system design and design idea and promoted the EDA technical quick development. The EDA is an electronics design automation of abbreviation, design from the calculator assistance at the beginning of 9039。t see part), since involve internal function and calculate way of entity to plete part to 1 designed entity to define exterior interface after, once it internal development pletion after, other designs can directly adjust to use this kind of will design 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 25 頁 共 38 頁 entity to be divided into a little bit basic VHDL system that is a VHDL system inside the concept of outside part design design of a little bit basic and other hardware describe the language pare and the VHDL has a following characteristics:The function is strong and the design be VHDL has the function strong language structure, can describe a plicated logic control with the simple and direct and explicit source has a multilayer design description function, in multiple layers thin turn, fin