【正文】 樣可以加快動(dòng)態(tài)調(diào)試、縮短開(kāi)發(fā)周期 [12]。 Max+plusⅡ 界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的 EDA軟件 。 ③ VHDL 語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能 ， 符合市場(chǎng) 大規(guī)模系統(tǒng) 、 高效 、 高速的完成 且 必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn) 的需求 。這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享，減少硬件電路設(shè)計(jì)。 ④ 獨(dú)立于器件的設(shè)計(jì)、與工藝無(wú)關(guān) 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 6 頁(yè) 共 38 頁(yè) 設(shè)計(jì)人員用 VHDL 進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。 ③ 強(qiáng)大的系統(tǒng)硬件描述能力 VHDL 具有多層次的設(shè)計(jì)描述功能，既可以描述系統(tǒng)級(jí)電路，又可以描述門級(jí)電路。 VHDL 支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語(yǔ)言所不能比擬的。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。最初是由 美國(guó)國(guó)防部開(kāi)發(fā)出來(lái)供美軍用來(lái)提高設(shè)計(jì)的可靠性和縮減開(kāi)發(fā)周期的一種使用范圍較小的設(shè)計(jì)語(yǔ)言 。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 5 頁(yè) 共 38 頁(yè) 由于可編程邏輯器件性能價(jià)格比的不斷提高，開(kāi)發(fā)軟件功能的不斷完善，而且由于用 EDA 技術(shù)設(shè)計(jì)電子系統(tǒng)具有用軟件的方式設(shè)計(jì)硬件 ， 設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真 ， 系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí) ， 整個(gè)系統(tǒng)可集成在一個(gè)芯片上等特點(diǎn) ，比起傳統(tǒng)的設(shè)計(jì)方法可編程邏輯器件更符合現(xiàn)在數(shù)字電路設(shè)計(jì)的需求。 HDL是用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語(yǔ)言，它描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式 [6]。可見(jiàn)利用 EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn) : （ 1） 用軟件的方式設(shè)計(jì)硬件 ； （ 2） 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)發(fā)軟件自動(dòng)完成的 ； （ 3） 采用自頂向下 (topdown)的設(shè)計(jì)方法 ； （ 4） 設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真 ； （ 5） 系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí) ； （ 6） 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高 [4]。 EDA(電子系統(tǒng)設(shè)計(jì)自動(dòng)化 )技術(shù)是 20世紀(jì) 90年代初從 CAD(計(jì)算機(jī)輔助設(shè)計(jì) )、 CAM(計(jì)算機(jī)輔助制造 )， CAT(計(jì)算機(jī)輔助測(cè)試 )和 CAE(計(jì)算機(jī)輔助工程 )的概念發(fā)展而來(lái)的。但是以前的交通燈系統(tǒng)根本無(wú)法滿足現(xiàn)在社會(huì)的需求，所以 需要運(yùn)用更新的技術(shù)來(lái)設(shè)計(jì) 。在交叉 路 口如何解決混合交通流中的相互影響，就是解決問(wèn)題 的關(guān)鍵 所在 。除在技術(shù)和功能上得到增強(qiáng)和完善的 SCOOT和 SCATS以外， STREAM、 ITACA、 MOTION、 RTTRACS、 SURFZ000、 PRODYN和 UTOPIA等新一代城市交通控制系統(tǒng)相繼推出并投入應(yīng)用。這些系統(tǒng)己經(jīng)在西方國(guó)家的城市網(wǎng)絡(luò)交通中取得了成功的應(yīng)用。傳統(tǒng)的城市道路交通控制指的是區(qū)域交叉口信號(hào)燈控制，而城市交通的區(qū)域協(xié)調(diào)控制，是在整個(gè) 城市范圍內(nèi)對(duì)交通進(jìn)行控制，這無(wú)論是從理論角度還是實(shí)踐角度，都是一個(gè)極其復(fù)雜的大系統(tǒng)控制問(wèn)題。 計(jì)算機(jī)技術(shù)的出現(xiàn)為交通控制技術(shù)的發(fā)展注入了新的活力， 1952年，美國(guó)科羅拉多州丹佛市首次利用模擬計(jì)算機(jī)和交通檢測(cè)器實(shí)現(xiàn)了對(duì)交 通信號(hào)機(jī)網(wǎng)的配時(shí)方案自動(dòng)選擇式信號(hào)燈控制，而加拿大多倫多市于 1964年完成了計(jì)算機(jī)控制信號(hào)燈的實(shí)用化，建立了一套由 IBM650型計(jì)算機(jī)控制的交通信號(hào)協(xié)調(diào)控制系統(tǒng)，成為世界上第一個(gè)具有電子數(shù)字計(jì)算機(jī)城市交通控制系統(tǒng)的城市。車輛感應(yīng)控制的這一特點(diǎn)刺激了車輛檢測(cè)器技術(shù)的發(fā)展。 1928年，上述系統(tǒng)經(jīng)過(guò)改進(jìn)，形成 “ 靈活步進(jìn)式 ” 定時(shí)系統(tǒng) ； 由于它簡(jiǎn)單、可靠、價(jià)格便宜，很快在美國(guó)推廣普及。 1926年英國(guó)人第一次安裝和使用自動(dòng)化的控制器來(lái)控制交通信號(hào)燈，這是城市交通自動(dòng)控制的起點(diǎn)。因此 ， 在設(shè)計(jì) 中采用 EDA技術(shù) ， 應(yīng)用目前廣泛應(yīng)用的 VHDL硬件電路描述語(yǔ)言 ， 實(shí)現(xiàn)交通燈系統(tǒng)控制器的設(shè)計(jì) ， 利用 MAX+PLUSⅡ 集成開(kāi)發(fā)環(huán)境進(jìn)行綜合、仿真 ,并下載到 CPLD復(fù)雜 可編程邏輯器件中 ， 完成系統(tǒng)的控制作用。 目前 EDA 技術(shù)發(fā)展迅速，是由于 EDA 技術(shù) 主要 是依靠功能強(qiáng)大的 電子計(jì)算機(jī) ， 在 EDA工具軟件平臺(tái)上 ， 對(duì)以硬件描述語(yǔ) HDL(Hardware DescriptionLanguage)為系統(tǒng) 邏輯 描述手段完成的設(shè)計(jì)文件 ， 自動(dòng)地完成邏輯編輯、化簡(jiǎn)、分割、綜合、優(yōu)化和仿真 、 直至下載到 可編程邏輯器件 CPLD/FPGA或 專用集成電路 ASIC(Application Specific IntegratedCircuit)芯片中 ， 實(shí)現(xiàn)既定的 電子電路 設(shè)計(jì)功能 [1]。交通作為現(xiàn)代城市的重要體現(xiàn)和標(biāo)志，見(jiàn)證著每一個(gè)城市的歷史與文明、發(fā)展與興衰。 仿真 Design of traffic lights control circuit based on VHDL Kang WeiGang (Grade 07,Class 4,Major electronics and information engineering， Electronics and information engineering Dept.， Shaanxi University of Technology， Hanzhong 723000， Shaanxi) Tutor: He Wei [Abstract]:Traditional traffic light control system is mostly achieved by a single chip or PLC,this paper introducts a scheme of the design of traffic signal systems based on EDA technology. Each module is given VHDL program by ananlyzing the structure of the system and using a hierarchical design method,and it applies Max+PlusⅡ on the simulation of applications,and the corresponding simulation results are gained. When design the circuit with VHDL, we should be fully aware of the characteristics of VHDL language and optimize the circuit design from the design, the use of statements and methodsof description, optimizing circuit design,we can use smaller programmable logic chip,thereby reducing system cost. [Key words]： traffic light 。通過(guò)對(duì)系統(tǒng)進(jìn)行結(jié)構(gòu)分析，采用了層次化的設(shè)計(jì)方法，給出了各個(gè)模塊的 VHDL 程序，利用 Max+PlusⅡ 對(duì)應(yīng)用程序進(jìn)行了仿真，并給出了相應(yīng)的仿真結(jié)果 。 在用 系統(tǒng)硬件描述 語(yǔ)言進(jìn)行電路設(shè)計(jì)時(shí)，應(yīng)充分認(rèn)識(shí)到 VHDL 語(yǔ)言的特點(diǎn)，從設(shè)計(jì)思想、語(yǔ)句運(yùn)用及描述方法上等多方面對(duì)電路進(jìn)行優(yōu)化設(shè)計(jì) ，并 使用規(guī) 模更小的可編程邏輯芯片， 可以 降低系統(tǒng) 的 成本。 VHDL 。隨著城市經(jīng)濟(jì)的飛 速發(fā)展 、 城市化進(jìn)程的加快，大量的人口涌入城市，造成市區(qū)人口 稠密 ， 社會(huì)經(jīng)濟(jì)發(fā)展、城市化和機(jī)動(dòng) 化進(jìn)程的加快，使許多中心城市的交通在飛速發(fā)展的同時(shí)也對(duì)交通設(shè)施的建設(shè)提出了更高的要求。 EDA技術(shù)使得電子電路設(shè)計(jì)者的工作僅限于利用硬件描述語(yǔ)言和 EDA軟件平臺(tái)來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn) ， 極大地提高了設(shè)計(jì)效率 ， 縮短了設(shè)計(jì)周期 ， 節(jié)省了 設(shè)計(jì)成本 [2]。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 2 頁(yè) 共 38 頁(yè) 1 概述 燈 的背景 早在 1850年，城市交叉口處不斷增長(zhǎng)的交通就引發(fā)了人們對(duì)安全和擁堵的關(guān)注。 早期的交通信號(hào)燈使用 “ 固定配時(shí) ” 方式實(shí)行自動(dòng)控制，這種方式對(duì)于早期交通流量不大的情況曾起過(guò)一定的作用。這種系統(tǒng)以后不斷改進(jìn)、完善，成為當(dāng)今的協(xié)調(diào)控制系統(tǒng)。繼氣動(dòng)橡皮管式檢測(cè)器之后，雷達(dá)、超聲波、光電、地磁、電磁、微波、紅外以及環(huán)形線圈等檢測(cè)器相繼問(wèn)世。這是道路交通控制技術(shù)發(fā)展的里程碑。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 3 頁(yè) 共 38 頁(yè) 國(guó)外對(duì)城市區(qū)域交通控制的研究，開(kāi)始于 20世紀(jì) 60年代初。 進(jìn)入 20世紀(jì) 80年代后期，隨著城市化進(jìn)程的加快和汽車的普及，城市交通擁擠、阻塞現(xiàn)象日趨惡化，由此引發(fā)的事故、噪聲和環(huán)境污染己成為日益嚴(yán)重的社會(huì)問(wèn)題，交通問(wèn)題成為困擾世界各國(guó)的普遍性難題。 目前城市交通控制研究的新發(fā)展主要體現(xiàn)在城市交通網(wǎng)絡(luò)的各個(gè)方面 :區(qū)域交通信號(hào)燈和城市快速公路匝道口的新的控制方法上 ； 實(shí)現(xiàn)區(qū)域和快速公路的集成控制 ； 采用動(dòng)態(tài)路由導(dǎo)航與交通網(wǎng)絡(luò)控制結(jié)合以實(shí)現(xiàn)先進(jìn)車輛控制系統(tǒng) AvcS為主的智能交通系統(tǒng) (ITS)； 以實(shí)現(xiàn)先進(jìn)交通管理系統(tǒng) ATMS和先進(jìn)駕駛員信息系統(tǒng) ATIS為主的城市多智能體交通控制系統(tǒng) ； 以及一些輔助的交通策略如道路自動(dòng)計(jì)費(fèi)、公共交通優(yōu)先等。 隨著我國(guó)經(jīng)濟(jì)的穩(wěn)步發(fā)展，人民生活水平 的 日漸提高，越來(lái)越多的汽車進(jìn)入尋常百姓的家庭，再加上政府大力 地 發(fā)展公交、出租車 行業(yè) ，道路上的 車輛越來(lái)越多，使得城市的交通成為了一個(gè)主要的問(wèn)題。 本次設(shè)計(jì)是通過(guò)設(shè)計(jì)交通燈控制器，了解 EDA技術(shù)，掌握 VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想，鞏固和綜合運(yùn)用所學(xué)過(guò)的計(jì)算機(jī)組成原理知識(shí)，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力?，F(xiàn)代 EDA 技術(shù)就是以讓算機(jī)為工具，在 EDA 軟件平臺(tái)上，根據(jù)硬件描述語(yǔ)言 HDL完成的設(shè)計(jì)文件，能自動(dòng)地完成用軟件方式描述的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 EDA技術(shù)涉及面很廣，內(nèi)容豐富，主要應(yīng)掌握如下四個(gè)方面的內(nèi)容 :(1)大規(guī)模可編程邏 輯器件 ； (2)硬件描述語(yǔ)言 ； (3)軟件開(kāi)發(fā)工具 ； (4)實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)。 HDL具有與具體硬件電路無(wú)關(guān)和與設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語(yǔ)言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力 [7]。 傳統(tǒng)機(jī)電設(shè)備的電器控制系統(tǒng)，如果利用 EDA 技術(shù)進(jìn)行重新設(shè)計(jì)或進(jìn)行技術(shù)改造，不但設(shè)計(jì)周期短、設(shè)計(jì)成本低，而且將提高產(chǎn)品或設(shè)備的性能，縮小產(chǎn)品體積，提高產(chǎn)品的技術(shù)含量，提高產(chǎn)品的附加值 [8]。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu) 、 行為 、 功能和接口。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè) 計(jì)的基本點(diǎn)。 VHDL 還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持 層次化設(shè)計(jì)。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級(jí)描述。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)其功能。 (3) VHDL的優(yōu)勢(shì) ① 與其他的硬件描述語(yǔ)言相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。 ④ 對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。在 Max+plusⅡ 上可以完成設(shè)計(jì)輸入、元件適配、時(shí)序仿真和功能仿真、編程下載整個(gè)流程，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，是設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程 [11]。 ④ 豐富的設(shè)計(jì)庫(kù) Max+plusⅡ 提供豐富的庫(kù)單元供設(shè)計(jì)者調(diào)用，其中包括 74 系列的全部器件和多種特殊的邏輯功能（ MacroFunction）以及新型的參數(shù)化的兆功能（ MageFunction）。由于 CPLD 內(nèi)部采用固定長(zhǎng)度的金屬線進(jìn)行各邏輯塊的互連，所以設(shè)計(jì)的邏輯電路具有時(shí)間可預(yù)測(cè)性，避免了分段式互連結(jié)構(gòu)時(shí)序不完全預(yù)測(cè)的缺點(diǎn)。目前應(yīng)用已深入網(wǎng)絡(luò)、儀器儀表、汽車電子、數(shù)控機(jī)床、航天測(cè)控設(shè)備等方面。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 8 頁(yè) 共 38 頁(yè) 3 交通燈控制系統(tǒng) 方案論證 設(shè)計(jì)方案及論證 （ 1）設(shè)計(jì)方案 方案一：采用小規(guī)模集成電路，用純硬件電路搭建。 時(shí)鐘脈沖產(chǎn)生電路利用 晶振 ，它可以發(fā)出連續(xù)脈沖從而控制兩片74LS161組成的計(jì)時(shí)電路的 CLK端。 在整個(gè)系統(tǒng)設(shè)計(jì)當(dāng)中， 以 AT89C52 單片機(jī)為核心， 為使各模塊穩(wěn)定工作，采用單片機(jī)控制模塊提供電源，節(jié)約成本，但輸出功率不高 。系統(tǒng)組成框圖如 圖 ： 圖 系統(tǒng)組成框圖 （ 2）方案論證 方案一采用的是集成硬件電路的搭建，各個(gè)模塊之間的接口很難保證，而且用到大量芯片來(lái)搭建各個(gè)模塊，整個(gè)電路系統(tǒng)體積相對(duì)較大 ，增加了 系統(tǒng)的調(diào)試難度，不滿足現(xiàn)代社會(huì)發(fā)展的需求。