【正文】 oot系統(tǒng)的仿真圖如下：沈陽理工大學(xué)EDA技術(shù)課程設(shè)計(jì)報(bào)告圖五功能：整個(gè)電路root系統(tǒng)是把showcontrol與timecontrol綜合成一個(gè)電路。正所謂“紙上談兵終覺淺，覺知此事要躬行。3）擴(kuò)充其它功能。圖311 模式6結(jié)構(gòu)圖 模塊設(shè)計(jì)1)集成分頻器模塊設(shè)計(jì)要求顯示不同的彩燈的時(shí)候要伴隨不同的音樂，所以設(shè)計(jì)分頻器來用不同的頻率控制不同的音樂輸出。圖321 集成分頻器2)32進(jìn)制計(jì)數(shù)器模塊32進(jìn)制模塊用來控制彩燈輸出模塊，即確定彩燈控制器的不同的輸出。圖322 32進(jìn)制計(jì)數(shù)器3)彩燈控制模塊彩燈控制模塊用來直接控制彩燈的輸出，使彩燈表現(xiàn)出不同的花樣。圖323 彩燈控制模塊 4)4選1選擇器模塊Rst:輸入信號 復(fù)位信號 使選擇器的輸出為“0”。圖324 4選1選擇器5)4進(jìn)制計(jì)數(shù)器模塊4進(jìn)制計(jì)數(shù)器作為選擇器的輸入來控制選擇器選擇不同的頻率作為輸出控制揚(yáng)聲器工作。圖 331 系統(tǒng)功能模塊這次的EDA課程設(shè)計(jì)有一周的時(shí)間，在這一周的時(shí)間里我們充分合理的安排了自己的時(shí)間來使本次的課程設(shè)計(jì)能夠順利的完成，當(dāng)然我們在本次的設(shè)計(jì)中并不是一帆風(fēng)順的，我們遇到了一些的問題，例如我們開始時(shí)用的文本的方式用一個(gè)總的程序來完成，可以在設(shè)計(jì)的過程中我們發(fā)現(xiàn)程序編到后面變量越到很容易搞混淆同時(shí)各個(gè)進(jìn)程間的聯(lián)系也越來越模糊以至于后面我們自己都不知道程序的整體框圖是什么，導(dǎo)致后面不能夠繼續(xù)下去，后面我們再一次對我們這次的設(shè)計(jì)題目進(jìn)行了分析和整理，最后我和我的同伴決定采用分模塊的方式來完成本次的課題設(shè)計(jì)，當(dāng)然最重要的是分析各個(gè)模塊間的關(guān)系?？偟膩碚f，通過這次課程設(shè)計(jì)不僅鍛煉了我們的動手和動腦能力，也使我懂得了理論與實(shí)際相結(jié)合的重要性，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，要把所學(xué)的理論知識與實(shí)踐相結(jié)合起來，才能提高自己的實(shí)際動手能力和獨(dú)立思考的能力。ENTITY fenpinqi ISPORT（clk,rst : IN std_logic。begin if rst=39。139。end if。begin if rst=39。139。end if。begin if rst=39。139。end if。begin if rst=39。139。end if。4選1選擇器LIBRARY ieee。in1,in2,in3,in4 : In std_logic。139。END PROCESS。ENTITY caideng ISPORT（input : IN INTEGER RANGE 0 TO 31。END caideng。end case。32進(jìn)制計(jì)數(shù)器模塊LIBRARY ieee。END counter_32。 THENtemp:=0。)THENtemp:=temp+1。count_outEND a。count_out : OUT integer range 0 to 3)。139。139。END IF。設(shè)計(jì)完成后，通過仿真驗(yàn)證與設(shè)計(jì)要求進(jìn)行對比，檢驗(yàn)設(shè)計(jì)是否正確。（3）8路彩燈從左至右按次序依次點(diǎn)亮，全亮后逆次序依次熄滅。系統(tǒng)硬件單元電路設(shè)計(jì) 實(shí)驗(yàn)程序：library ieee。end fenpin2。event and clk=39。clkkend process。entity mux21 is port(a,b,s:in std_logic。039。entity color8 is port(clk,rst :in std_logic。begin process(s,clk)begin if rst=39。end if。use 。architecture behav of fenpin2 is beginprocess(clk)variable clkk1:std_logic:=39。139。library ieee。end mux21。use 。end。 then ssqqqqqqqqqqqqwhen “01100”=qqqqqqqqqqqqqqqqqqnull。end。entity balucaideng is port(clk,s,rst:in std_logic。ponent fenpin2port(clk:in std_logic。y:out std_logic)。end ponent。u3: color8 port map(clk=h1，rst=rst，q=q)。EDA技術(shù)在過去的幾十年里取得了巨大的進(jìn)步。可以說電子EDA技術(shù)已經(jīng)成為電子工業(yè)領(lǐng)域不可缺少的技術(shù)支持。而EDA技術(shù)就是以微電子技術(shù)為物理層面，現(xiàn)代電子設(shè)計(jì)為靈魂，計(jì)算機(jī)軟件技術(shù)為手段，最終形成集成電子系統(tǒng)或?qū)Ｓ眉呻娐稟SIC為目的的一門新興技術(shù)。1993年，IEEE對VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的10761993版本。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來設(shè)計(jì)ASIC。此程序通過下載到特定芯片后，可應(yīng)用于實(shí)際的控制器系統(tǒng)中。EDA技術(shù)是以計(jì)算機(jī)為工具，根據(jù)硬件描述語言HDL（Hardware Description language）完成的設(shè)計(jì)文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標(biāo)芯片的適配編譯和編程下載等工作。其中VHDL、Verilog和現(xiàn)在的EDA設(shè)計(jì)中使用最多，并且我們學(xué)習(xí)的是VHDL的編程方法和實(shí)用技術(shù)。第二，VHDL具有也具體硬件電路武官和與設(shè)計(jì)平臺無關(guān)的特性，并且具有良好的電 路行為描述和系統(tǒng)描述的能力，課程設(shè)計(jì)說明書并在語言易讀性和層次化，結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。1993年，IEEE對VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的10761993版本。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來設(shè)計(jì)ASIC。但這些硬件描述語言差異很大，各自只能在自己的特定設(shè)計(jì)環(huán)境中使用，這給設(shè)計(jì)者之間的相互交流帶來了極大的困難。設(shè)計(jì)者可以利用這種語言來描述自己的設(shè)計(jì)思想，然后利用電子設(shè)計(jì)自動化工具進(jìn)行仿真，再自動綜合到門電路，最后用PLD實(shí)現(xiàn)其功能。，靈活且方便，而且也便于設(shè)計(jì)結(jié)果的交流、保存和重用。因此，我們通常稱之為代碼，而不是程序。因?yàn)閂HDL的硬件描述與工藝無關(guān)，當(dāng)工藝改變時(shí)，只需修改相應(yīng)程序中的屬性參數(shù)即可。Quartus II也支持第三方的仿真工具，對第三方EDA工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。Altera 公司的Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。 設(shè)計(jì)過程思路分析，分別為彩燈控制器的整體復(fù)位，計(jì)時(shí)時(shí)鐘脈沖以及發(fā)聲器分頻時(shí)鐘脈沖,輸出信號要能表示彩燈控制器六種種以上不同的花型，表示每種花型持續(xù)的時(shí)間（10秒鐘）和花型序號以及每種花型對課程設(shè)計(jì)說明書應(yīng)發(fā)出不用的聲音。時(shí)序電路是根據(jù)另一時(shí)鐘脈沖信號的設(shè)置得到相應(yīng)的輸出信號，并將此信號作為發(fā)聲模塊的時(shí)鐘信號的輸入時(shí)鐘信號的周期，進(jìn)行有規(guī)律的輸出設(shè)定蜂鳴器對應(yīng)花型變化發(fā)出的各種聲音。圖 模塊組成 程序分析及仿真花型控制電路模塊是8 路彩燈電路的核心部分。:圖 狀態(tài)轉(zhuǎn)換圖課程設(shè)計(jì)說明書a7:process(pr_state)begin casepr_state is when a= x x x x x x圖 花型控制電路模塊仿真顯示電路模塊顯示電路模塊的要求是使用數(shù)碼管顯示當(dāng)前的花型序號（分別為A、B、C，D，E，F(xiàn)）以及該花型的顯示時(shí)間。)then pr_statea7:process(pr_state)begin casepr_state is when a= x x課程設(shè)計(jì)說明書x x x x 顯示電路模塊課程設(shè)計(jì)說明書發(fā)生電路采用蜂鳴器，而蜂鳴器是一種一體化結(jié)構(gòu)的電子訊響器，采用直流電壓供電，廣泛應(yīng)用于計(jì)算機(jī)、打印機(jī)、復(fù)印機(jī)、報(bào)警器、電子玩具、電話機(jī)、定時(shí)器等電子產(chǎn)品中作發(fā)聲器件，它分為有源蜂鳴器和無源蜂鳴器兩種，有源蜂鳴器直接接上額定電源就可連續(xù)發(fā)聲，而無源蜂鳴器工作需要加入其理想信號方波，該課程設(shè)計(jì)采用無源蜂鳴器。begin ifclker39。if temp1=2 then clk1 發(fā)聲電路模塊 程序仿真圖綜合以上各模塊程序仿真圖如下：課程設(shè)計(jì)說明書 程序仿真圖課程設(shè)計(jì)說明書 下載 芯片選定選擇Assignments→devives然后選擇芯片,芯片設(shè)定界面如圖51所示： 芯片選定選擇Assignments→Pins然后設(shè)定引腳,引腳設(shè)定界面如圖52所示：課程設(shè)計(jì)說明書 引腳設(shè)定 程序下載引腳設(shè)定好后，將下載盒子插到USB接口，點(diǎn)擊，選擇Hardward和start當(dāng)下載到100%時(shí),就可以通過試驗(yàn)箱進(jìn)行驗(yàn)證,下載驗(yàn)證如圖53所示： 程序下載 結(jié)果顯示程序下載到實(shí)驗(yàn)板上完成后，程序運(yùn)行結(jié)果在實(shí)驗(yàn)板上得到實(shí)現(xiàn)，八個(gè)LED發(fā)光二極管變換產(chǎn)生六種不同的花型樣式，七段譯碼管顯示與之對應(yīng)的變換的花課程設(shè)計(jì)說明書型序號A,B,C,D,E,F，同時(shí)LED譯碼管也開始計(jì)時(shí)，到達(dá)10秒后變換到下一個(gè)花型，蜂鳴器也對應(yīng)不同花型發(fā)出不同的聲音，程序運(yùn)行結(jié)果顯示正確。在實(shí)際操作中發(fā)現(xiàn)設(shè)計(jì)和課本上的知識有很大聯(lián)系，但又高于課本，一個(gè)簡單的原理要把它應(yīng)用以及和其他功能綜合起來就有些困難。在反復(fù)調(diào)試中，最后還是成功了，但原理還不是很清楚。use 。m:out std_logic_vector(6 downto 0)。type state is(a,b,c,d,e,f)。event and clker=39。end if。begin ifclker39。if temp3=8 then clk3課程設(shè)計(jì)說明書end if。begin if(rst=39。而相續(xù)發(fā)展起來的的循環(huán)彩燈也成為時(shí)代前沿的時(shí)尚藝術(shù)，它以現(xiàn)代高科技為基礎(chǔ)，隨著高技術(shù)日新月異的發(fā)展，其藝術(shù)性和表現(xiàn)力都產(chǎn)生了質(zhì)的飛躍，實(shí)現(xiàn)了藝術(shù)上的創(chuàng)新與突破，不斷創(chuàng)造出令人驚嘆、叫絕的視覺藝術(shù)效果，給人們帶來了美的享受和心靈上的震撼。這種彩燈控制器結(jié)構(gòu)往往有芯片過多、電路復(fù)雜、功率損耗大等缺點(diǎn)而且價(jià)格昂貴。再由于人們對于物質(zhì)生活的要求也在逐漸提高，不光是對各種各樣的生活電器的需要，也開始在環(huán)境的幽雅方面有了更高的要求。將其確實(shí)的與我們生活相聯(lián)系起來。(3)對各組燈的控制，要求有驅(qū)動電路。分析彩燈控制器的組成、各部分功能及工作原理。設(shè)計(jì)方案的檢查，修正，改進(jìn)，按要求打印方案。以此循環(huán)。因此可以選用兩個(gè)555多諧振蕩器（，一個(gè)為5秒）用來控制跑動的速度，再選兩個(gè)4017芯片，因?yàn)?017芯片在正常工作下，連續(xù)送入時(shí)鐘脈沖時(shí)，其十個(gè)輸出端會依次輸出高電平。）設(shè)計(jì)過程中各個(gè)單元的詳細(xì)原理、電路圖和仿真狀態(tài)如下：第一部分電路：實(shí)現(xiàn)3個(gè)一組紅燈，后黃燈，再綠燈，分別依次跑動一次的電路，電路如下圖：此電路主要用到一個(gè)555多諧振蕩器和一個(gè)4017芯片，4017芯片有十個(gè)輸出端口，而每3個(gè)一組的燈都接一個(gè)4017的輸出端口，這樣可控制任務(wù)中的9組燈。電路如下圖：此部分電路主要是用一個(gè)4066BP芯片和一個(gè)74LS76N芯片來現(xiàn)實(shí)。在此電路中觸發(fā)器的J，K 和清零端都接高電平。這樣可以使4066BP用到的兩個(gè)開關(guān)一個(gè)接通時(shí)而另一個(gè)就斷開。即可實(shí)現(xiàn)交替循環(huán)工作！三總原理圖及工作過程1．總原理圖2電路完整工作過程電路運(yùn)行時(shí)第一部分的555多諧振蕩器首先工作不斷的給控制著3組燈（3個(gè)一組）的4017芯片送去脈沖，從而使4017的十個(gè)輸出端依次為輸出高電平。而觸發(fā)器的Q非端同時(shí)了輸出一個(gè)高電平使4066的另一個(gè)開關(guān)導(dǎo)通，這時(shí)第二部分的電路開始運(yùn)行。這樣第二部分的4066的模擬開關(guān)斷開，控制第二部分的模擬開關(guān)斷開使第二部分的電路不工作。對每單元電路進(jìn)行調(diào)試，在對每部分電路進(jìn)行調(diào)試時(shí)仿真狀態(tài)跟設(shè)計(jì)和預(yù)想的一樣，沒什么大問題。不過總體的功能跟效果還是達(dá)到要求?？偟膩碚f，本次的課程設(shè)計(jì)進(jìn)行的還算順利，不過對于結(jié)果有點(diǎn)不怎么滿意，就是持續(xù)亮5S的功能有點(diǎn)不完善，但總的結(jié)果還算達(dá)到了設(shè)計(jì)要求。六參考文獻(xiàn)1.《電子技術(shù)基礎(chǔ)》，康華光 主編，高等教育出版社； [M].武漢：華中理工大學(xué)出版社3.《數(shù)字電路指南》，阮祁忠、蔡聲鎮(zhèn)編著，福建科學(xué)技術(shù)出版社[M].北京：高等教育出版社1