【正文】 gin case datain is 12 when “0000” = dataout dataout dataout dataout dataout dataout dataout dataout dataout dataout dataout dataout dataout dataout dataout dataout null。輸入模塊電路圖：displaydatain[3..0]dataout[7..0]inst使用七段數(shù)碼管顯示小時、分鐘與秒程序代碼：library ieee。clk2hz_en : in std_logic。end scan。signal h_ce_reg,m_ce_reg,s_ce_reg : std_logic。en_out 輸入模塊電路圖：scanclk1khzen_out[7..0]sl[3..0]dataout[3..0]sh[3..0]ml[3..0]mh[3..0]hl[3..0]hh[3..0]clk2hz_ens_cem_ceh_ceinst利用蜂鳴器進行整點報時程序代碼：library ieee。整點報時 entity baoshi is port(clk1khz,clk2khz : in std_logic。end baoshi。 then if c1=39。解決辦法：對照錯誤，認真檢查程序，看哪個地方的標(biāo)點，變量沒有寫上或標(biāo)明。七、心得體會一個多星期的課程設(shè)計讓我受益匪淺，也讓我真正明白理論與實踐相結(jié)合的重要性。雖然只是一個小設(shè)計，我卻也從中學(xué)到了不少設(shè)計流程和一些相關(guān)問題。第二篇：EDA實現(xiàn)多功能數(shù)字鐘EDA實現(xiàn)多功能數(shù)字鐘實驗 報 告專業(yè)班級：學(xué)生姓名：學(xué)生學(xué)號：目錄一、內(nèi)容摘要二、實驗要求三、各底層模塊設(shè)計四、總體方案五、心得體會一、實驗內(nèi)容利用 QuartusII 軟件，結(jié)合所學(xué)的數(shù)字電路的知識設(shè)計一個 24 時多功能數(shù) 字鐘，具有正常分、秒計時，動態(tài)顯示的功能。多功能數(shù)字鐘的主體部分 電路原理圖仿真圖封裝圖五、心得體會剛剛開始覺得做這個電子實驗報告挺難的，因為對軟件的不熟悉和對這個實驗操作的也不熟悉，對著老師給的資料也做了很長時間，就是仿真的時候有些該注意的沒有注意，導(dǎo)致仿真失敗，但是后來還是自己慢慢拿的請教同學(xué)、老師哪里出了問題，后來才做出來了，把60進制的做出來了，后來的24進制按照老師給的電路原理圖也成功了仿真出來，我用了很長時間才編寫出來，現(xiàn)在看看，也沒有那么難了。三、關(guān)鍵詞：數(shù)字鐘 原理電路 編譯 仿真 下載四、數(shù)字鐘電路系統(tǒng)的組成框圖：五、各功能模塊設(shè)計、仿真波形及其分析說明：小時計時模塊：仿真波形：分析說明：當(dāng)小時的高四位為0、1時，小時的低四位為九時，在下一個時鐘的上跳延來了之后，高四位加一；當(dāng)小時的高四位為2，同時低四位為3時，小時的高低四位都清零。當(dāng)SWM、SWH都不為0時，分鐘、小時正常計時。六、頂層邏輯電路圖、仿真波形及分析結(jié)論：建立一個頂層文件如圖：仿真波形如下：分析結(jié)論：經(jīng)仿真波形分析①走時正常；②能〝校時〞〝校分〞；③整點報時；④時段控制到位。即完成下載。看到成功的數(shù)字鐘，很有成就感。本設(shè)計主要是實現(xiàn)數(shù)字鐘的功能，程序用VHDL語言編寫，整體采用TOPTODOWN設(shè)計思路，具有基本的顯示年月日時分秒和星期的功能，此外還有整點報時功能。調(diào)整設(shè)置通過Up來控制，UP為高電平，upclk有脈沖到達時，預(yù)置位加1，否則減1。Up為高電平時，upclk有脈沖到達時，還可以在此基礎(chǔ)上增加其它功能。定時功能在時分秒模塊中，是由分計數(shù)器在到達59時產(chǎn)生一個脈沖，讓speaker產(chǎn)生高電位鳴響。所以天計數(shù)器應(yīng)該具備進制可變的性能。然后判斷大月小月可以判斷月份來確定30進制還是31進制。圖324 星期模塊引腳圖仿真與分析 日模塊 年份為2000年，月份為2月，有29天，初值設(shè)為2000年2月28日，仿真中日為：22? 年份為1999年，月份為2月，有28天，初值設(shè)為1999年2月28日，仿真中日為：2? 年份為2000年，月份為3月，有31天，初值設(shè)為2000年3月30日，仿真中日為：3? 年份為2000年，月份為4月，有30天，初值設(shè)為2000年4月30日，仿真中日為：? 年月模塊初值設(shè)為1999年12月，lock為1時，顯示年月，lock為3時，預(yù)置月，lock為2時，預(yù)置年 時分秒定時模塊lock為0時，顯示時分秒，lock為5時，預(yù)置時，lock為6時，預(yù)置分，lock為7時，預(yù)置秒。雖然在這個過程中遇到了很多的問題，但是最終都得到了很好的解決。、在處理分頻模塊時，最開始按照老師的要求設(shè)置了頻率，但是當(dāng)運行時，發(fā)現(xiàn)根本出不來，后來與同學(xué)討論后，發(fā)現(xiàn)頻率過大，后來改為八分頻，使得分頻模塊能夠使用。與頂層模塊連接后，又發(fā)現(xiàn)分滿59的脈沖沒給，因為我的時分秒全都放在了一起，只能將定時模塊挪到時分秒模塊中，這樣反而使得整個工程簡單了一些。此次課程設(shè)計雖然只有短短的兩天半的時間，但是經(jīng)過前期的查找資料，后來的實驗室實際操作，再到現(xiàn)在的報告總結(jié)，我收獲了很多。參考文獻[1]李景華,:東北大學(xué)出版社,2000 [2] 姜如東，VHDL語言程序設(shè)計及應(yīng)用，北京郵電大學(xué)出版社[3] 康華光．電子技術(shù)基礎(chǔ)（數(shù)字部分）［M］．北 京：高等教育出版社，2001．[4] [5]第五篇：多功能數(shù)字鐘課程設(shè)計多功能數(shù)字鐘朱安煙（安陽師范學(xué)院 物電學(xué)院, 河南 安陽 455002）摘要：時鐘相比具有更高的準(zhǔn)確性和直觀性因此得到了更加廣泛的使用。關(guān)鍵詞：LED數(shù)碼管時序電路邏輯電路時鐘校時引言僅向。 方案二繼而考慮到用原先學(xué)過的純數(shù)字電路來做，以74Ls160來做為計數(shù)的芯片，用六片分別實現(xiàn) 數(shù)字鐘的小時、分、秒、的計數(shù)，并用晶振加以分頻產(chǎn)生數(shù)字鐘所需的秒脈沖。這種工作方式消除了非同步（脈沖時鐘）計數(shù)器中常有的輸出計數(shù)尖峰。清除是異步的（直接清零），不管時鐘輸入、置數(shù)輸入、使能輸入為何電平，清除輸入端的低電平把所有四個觸發(fā)器的輸出直接置為低電平。因而被使能的動態(tài)進位輸出將產(chǎn)生一個高電平輸出脈沖，其寬度近似等于QA輸出高電平。改變工作模式的控制輸入（使能ENP、ENT或清零）縱使發(fā)生變化，直到時鐘發(fā)生為止，都沒有什么影響。 CD4060分頻器CD4060由一振蕩器和14級二進制串行計數(shù)器位組成，振蕩器的結(jié)構(gòu)可以是RC或晶振電路，CR為高電平時，計數(shù)器清零且振蕩器使用無效。由7448真值表可獲知7448所具有的邏輯功能：（1）7段譯碼功能（LT=1，RBI=1）在燈測試輸入端（LT）和動態(tài)滅零輸入端（RBI）都接無效電平時，輸入DCBA經(jīng)7448譯碼，輸出高電平有效的7段字符顯示器的驅(qū)動信號，顯示相應(yīng)字符。（3）燈測試功能（LT = 0）此時BI/RBO端作為輸出端，端輸入低電平信號時，表1最后一行，與 及DCBA輸入無關(guān)，輸出全為“1”，顯示器7個字段都點亮。該功能主要用于多個7段顯示器同時顯示時熄滅高位的零。電路設(shè)計如下：當(dāng)開關(guān)處于自然位置時分十位clk端所接為高電平，當(dāng)開關(guān)按下時則引入一低電平實其clk端有一個下降沿脈沖接入，使其產(chǎn)生了校時功能。秒、分位設(shè)計電路如下： 程序調(diào)試過程在板子焊接好以后通上5V電源發(fā)現(xiàn)六Led燈只有三個能完整亮出來，其余的都不亮或是亮的不全，而且秒位不走，校時按鍵不管用。重新焊接后秒位正常計時。這個錯誤導(dǎo)致開關(guān)不能用，亦使分的十位端的74ls160芯片clk段一直接了地，故不能使其正常進位。找到錯誤后用鑷子將板上的銅線劃段，則正常進位了。調(diào)試好后在后來的觀察中發(fā)現(xiàn)從秒向分進位時有時一下進兩位，自己找不出來原因。結(jié)論此數(shù)字鐘相對于機械鐘來說有低功耗，高精度，數(shù)字化顯示和不易損壞等特點。測試 華中大學(xué)出版社 2010年附圖: 電路原理圖: