【正文】 3 2 FPGA 原理及 開發(fā) 工具 FPGA原理 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列 ,它是在 PAL、GAL、 CPLD 等可編程器件的 基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。在大多數(shù)的 FPGA 里面，這些可編輯的元件里 也包含記憶元件例如 觸發(fā)器 （ Flip－ flop）或者其他更加完整的記憶塊。 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。目前 FPGA 的品種很多，有 XILINX 公司的 Virtex 系列、 TI 公司 的 TPC 系列、 ALTERA公司的 Stratix 系列等。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。因此， FPGA 的使用非常靈活。由于設(shè)計(jì)的主要仿真和調(diào)試過程是在 高層次上完成的，這不僅有利予早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，而且也減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次成功率。 1987 年底， VHDL 被 IEEE 和 美國(guó)國(guó)防部 確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。現(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。最 初是由 美國(guó)國(guó)防部 開發(fā)出來供美軍用來提高設(shè)計(jì)的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計(jì)語言， 它的應(yīng)用主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。 FPGA 之所以能夠廣泛應(yīng)用于電路設(shè)計(jì)中，就是因?yàn)樗鼈冇惺褂孟喈?dāng)方便的開發(fā)軟件工具包，通過編程工具和軟件的配合使用，對(duì)器件芯片可以進(jìn)行流暢的開發(fā)、校驗(yàn)。 ●布局布線 根據(jù)連接網(wǎng)表文件，進(jìn)行布局布線的分析和優(yōu)化，完成 FPGA 器件內(nèi)、外的虛擬連接。 圖 軟件開發(fā)流程 三、 QuartusⅡ的仿真 仿真分為功能仿真和時(shí)序仿真。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 8 3 曼徹斯特編碼原理 1553B數(shù)據(jù)總線 數(shù)據(jù)總線是為不同的系統(tǒng)之間提供數(shù)據(jù)和信息交換的媒介，這就類似于個(gè)人計(jì)算機(jī)和辦公自動(dòng)化系統(tǒng)之間局域網(wǎng)式的互連， MILSTD1553B總線協(xié)議是在 1978年誕生于美國(guó)國(guó)防部的，它早前作為的是一種定義了數(shù)據(jù)總線電氣和協(xié)議特性的軍事標(biāo)準(zhǔn)。在此之后，通過一系列現(xiàn)實(shí)操作所積累起來的經(jīng)驗(yàn)，在 1553A的基礎(chǔ)上， SAE又加入了許多定義和額外的應(yīng)用能力于其中，這就是 1553B標(biāo)準(zhǔn)協(xié)議，它于 1978年 9月 21日由 SAE公布，一直沿用至今。除此以外，海軍的艦艇、潛水艇、陸軍的直升機(jī)和坦克，這些都用到了 1553B 總線協(xié)議；對(duì)商業(yè)領(lǐng)域來說，地鐵、產(chǎn)品制造生產(chǎn)線也已運(yùn)用到了該標(biāo)準(zhǔn)協(xié)議。有效信息 (16 位 )及奇偶校驗(yàn)位在總線 上以曼徹斯特碼的形式進(jìn)行傳輸，傳輸一位的時(shí)間為 1 S(即碼速率為 1MHz)。 前三位同步字頭 中 間 16位數(shù)據(jù)位 最后第 20位奇偶校驗(yàn)位 圖 1553B 的數(shù)據(jù)格式 三、 1553B 總線的傳輸 1553B 總線能掛 31 個(gè)遠(yuǎn)置終端， 1553B 總線采用指令 /響應(yīng)型通信協(xié)議，它有三種終端類型：總線控制器（ BC）、遠(yuǎn)程終端（ RT）和總線監(jiān)視器（ BM）；信息 格式有 BC 到 RT、 RT 到 BC、 RT 到 RT、廣播方式和系統(tǒng)控制方式；傳輸媒介為屏蔽雙絞線， 1553B 總線耦合方式有直接耦合和變壓器耦合； 1553B 總線為多冗余度總線型拓?fù)浣Y(jié)構(gòu)，具有雙向傳輸特性，其傳輸速度為 1Mbps 傳輸方式為半雙工方式，采用曼徹斯特碼進(jìn)行編碼傳輸。數(shù)據(jù)字既可以由 BC 傳輸?shù)侥?RT，也可以從某 RT 傳輸至 BC，或者從某 RT 傳輸?shù)搅硪?RT，它的內(nèi)容代表傳輸?shù)臄?shù)據(jù)。完成一個(gè)消息的時(shí)間稱為消息時(shí)間 ，兩個(gè)消息之間的間隔稱為消息間隔時(shí)間，完成一個(gè)幀的時(shí)間稱為幀時(shí)間。因此，這種編碼也稱為相應(yīng)編碼。在這個(gè)技術(shù)下，實(shí)際上的二進(jìn)制數(shù)據(jù)被傳輸通過這個(gè)電纜，不是作為一個(gè)序列的邏輯 1 或 0來發(fā)送的 。如 下圖 所示。 4. 能夠以 1553B 總線協(xié)議所要求的格式在總線中進(jìn)行 傳輸。 圖 編碼器設(shè)計(jì)思路 生成同步字頭 碼型轉(zhuǎn)換 移位及奇偶校驗(yàn) 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 12 系統(tǒng)數(shù)據(jù)輸出端 并行數(shù)據(jù)輸入 系統(tǒng)設(shè)計(jì)框圖 根據(jù)上述系統(tǒng)的設(shè)計(jì)要求，系統(tǒng)主要由兩大模塊組成：并串轉(zhuǎn)換器、曼徹斯特編碼器。它主要由時(shí)鐘信號(hào)、轉(zhuǎn)換使能信號(hào)控制。 use 。 datain:in std_logic_vector(15 downto 0)。 begin q=tmpreg(15)。)then if(sl=39。 end loop。 end if。端口有時(shí)鐘信號(hào)、并串轉(zhuǎn)換使能信號(hào)、 16 位并行數(shù)據(jù)輸入端和一位串行數(shù)據(jù)輸出端。 奇數(shù) 39。 是 否 當(dāng) 同步選擇信號(hào) SS 為“ 1”，輸出信號(hào)為命令同步，若為“ 0”，表示輸出信號(hào)為數(shù)據(jù)同步，當(dāng)輸入數(shù)據(jù)使能信號(hào) send 為“ 1”時(shí)，表明允許數(shù)據(jù)輸入，輸入時(shí)間將 持續(xù) 16 個(gè)編碼周期 ，若輸入的數(shù)據(jù)信元 din 為“ 1”，編碼就通過輸出一個(gè)下降沿來表示， 當(dāng)輸入數(shù)據(jù)為“ 0”時(shí)，編碼則輸出一個(gè)上升沿。 USE 。039。 同步選擇信號(hào) In_en: in std_logic。 編碼信元輸出端 end encode。 Signal bit_temp: std_logic。039。039。039。event and clk =39。 then if counter=000000 then en_out=39。 then 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 17 tem_register=111000。139。139。then tem_register(5)=39。 奇偶校檢的產(chǎn)生 end if。then if date_in=39。 bit_temp=39。039。 else tem_register(0) = bit_temp。 counter=counter+39。039。 end if。 在 quartusⅡ中生成相應(yīng)的曼徹斯特編碼器模塊。新建完工程文件后，就建立并串轉(zhuǎn)換模塊。下一步就是開始編譯，在編譯前要在 project navigator 框中點(diǎn)擊 p_to_s的右鍵 set as toplevel Entity。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 22 圖 并串轉(zhuǎn)換編譯結(jié)果 工程編譯成功 后，必須對(duì)其功能和時(shí)序特性進(jìn)行仿真測(cè)試，以了解設(shè)計(jì)結(jié)果是否滿足原設(shè)計(jì)要求。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 23 圖 新建并串轉(zhuǎn)換的波形文件 在向量波形文件的 Name下方的空白處，雙擊鼠標(biāo)左鍵，彈出 Insert Node or Bus對(duì)話框如圖 所示，單擊 Node Finder按鈕，彈出 Node Finder對(duì)話框，如圖 所示。 在編譯之后就是對(duì)模塊進(jìn)行仿真，在 quartusⅡ 軟件中點(diǎn)擊 processing菜單中的 simulator tool。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 25 圖 并串轉(zhuǎn)換 simulator tool 圖 并串轉(zhuǎn)換仿真結(jié)果 在圖 所示的圖中，仿真運(yùn)行之后就可以點(diǎn)擊 report 按鈕。139。 曼徹斯特編碼 器 仿真及結(jié)果分析 在同一個(gè)工程文件下，建立曼徹斯特編碼模塊。 圖 曼徹斯特編碼器編譯 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 29 在 編譯成功后，必須對(duì)其功能和時(shí)序特性進(jìn)行仿真測(cè)試，以了解設(shè)計(jì)結(jié)果是否滿足原設(shè)計(jì)要求。前面 3 位為同步字頭， 111000 為同步字頭。 從上面分析可以看出設(shè)計(jì)出曼徹斯特編碼器滿足曼徹斯特編碼的要求。選擇 File→ New命令或是單擊新建圖標(biāo)，在彈出的New對(duì)話框中選擇 Block Diagram/Schematic File選項(xiàng)，單擊 OK按鈕，圖略。 圖 encode 模塊 Symbol 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 31 圖 p_to_s 模塊 Symbol 雙擊原理框圖文件的空白處，在彈出的 Symbol對(duì)話框的 Name文本框中輸入INPUT，單擊 OK按鈕退出 Symbol對(duì)話框，在適當(dāng)位置放置 INPUT 模塊，使用同樣的方法再加入一個(gè) INPUT 和 OUTPUT 模塊。 編譯完成后，然后開始新建波形文件。然后加載之前創(chuàng)建的波形文件 mancodec。如圖 所示。而后面的 16位數(shù)據(jù)位為 1101001110100110。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文 34 7 結(jié)論及展望 本次設(shè)計(jì)實(shí)現(xiàn)了任務(wù)書中規(guī)定的要求，系統(tǒng)結(jié)構(gòu)包括：并串轉(zhuǎn)換器，曼徹斯特編碼器。我相信對(duì)我以 后不管是就業(yè)還是繼續(xù)學(xué)習(xí)深造都有很大影響。 南昌航空大學(xué)科技學(xué)院 20xx 屆學(xué)士學(xué)位論文