【正文】 創(chuàng)新，基于 FPGA（現(xiàn)場(chǎng)可編程門陣列）的電子控制系統(tǒng)來對(duì)直流電機(jī)進(jìn)行伺服控制也是眾多方法中的一種。 本設(shè)計(jì)用 Quartus II 對(duì)直流電機(jī)伺服系統(tǒng)的各個(gè)環(huán)節(jié)進(jìn)行程序的編寫與仿真。 And with AD1674 of data collection system for core ponents。由伺服電機(jī)與控制器及反饋裝置組成的伺服系統(tǒng)已經(jīng)走過了 50 多年。近些年來，隨著電力電子技術(shù)，計(jì)算機(jī)技術(shù)以及控制技術(shù)的發(fā)展，電機(jī)的應(yīng)用得到了進(jìn)一步的發(fā)展。 電機(jī)控制 器的發(fā)展 電機(jī)的控制器經(jīng)歷了由模擬到數(shù)字控制器的發(fā)展，其中早期的模擬控制器受外界環(huán)境影響較大，控制精度不高，跟現(xiàn)在的數(shù)字控制器比較起來相差比較大，數(shù)字控制器可靠性 5 能高并且在調(diào)整參數(shù)的時(shí)候比較的方便，能夠靈活的更改控制策略，對(duì)外界環(huán)境所造成的影響不敏感，并且控制精度還高。 功率半導(dǎo)體器件的發(fā)展 隨著電力電子技術(shù)的迅猛發(fā)展以及功率半導(dǎo)體器件的發(fā)展對(duì)電機(jī)的控制的發(fā)展影響很大。 6 第二章 系統(tǒng)控制原理 PWM 控制原理 (Pulse Width Modulation) PWM 簡(jiǎn)稱為脈寬調(diào)制，他是一種利用微處理器數(shù)字輸出來對(duì) 模擬電路控制的一種非常有效的技術(shù)。 PWM 信號(hào)是 一種 數(shù)字 信號(hào) ，因?yàn)樵?系統(tǒng) 給定的任何時(shí)刻，滿幅值的直流供電要么 為 ON，要么 為 OFF。 其中第一種驅(qū)動(dòng)方式 是使半導(dǎo)體功率器件工作在線性區(qū) 內(nèi) 。 在圖 中直流電機(jī)兩端的電壓 Us，等 t1秒后，柵極的電壓變成低電平，即 MOSFET 截止，電動(dòng)機(jī)兩端的電樞電壓為零， t2 秒過后，柵極端電壓變成高電壓，至此 MOSFET 重復(fù)前面的過程。 Di O Us t2 t1 T t UiO Ui Vi UoO Us 直流電動(dòng)機(jī) t O Uo 圖 PWM 控制電路圖 圖 輸入輸出電壓圖 8 圖 三環(huán)控制的原理圖 圖 中位置環(huán)是系統(tǒng)主控制環(huán)，它實(shí)現(xiàn)對(duì)位置的控制；速度環(huán)具有抑制電機(jī)速度波動(dòng)的作用，它增強(qiáng)了系統(tǒng)的抗擾動(dòng)的能力；再者就是電流環(huán)，它能夠及時(shí)的限制電機(jī)的最大電流，能達(dá)到保護(hù)電機(jī)的作用。 () 在 式 Tz + + + 位置調(diào)節(jié)器 速度調(diào)節(jié)器 電流調(diào)節(jié)器 1/1dRTs? Cr 1SJ 1s 9 根據(jù)前饋控制原理： 一次偏差： ()rk? = ()rk ? ( 1)rk? 。 反饋算法設(shè)計(jì) 反饋控制采用的是模糊 PI 算法，在大范圍內(nèi)使用模糊控制原理，來提高系統(tǒng)的動(dòng)態(tài)響應(yīng)的速度；而在小范圍中采用 PI 控制原理，以提高系統(tǒng)的控制精度，通告調(diào)節(jié)各項(xiàng)參數(shù)，來使系統(tǒng)達(dá)到控制精度高，響應(yīng)速度快。 () 在 式 中： pK 比例系數(shù) ； 1T積分時(shí)間常數(shù) 。 其中 模糊控制器 是 由模糊化過程， 知識(shí)庫(kù) ，模糊推理以及 清晰化計(jì)算 四 部分組成，它是一種反映人類智慧思維 卻不需要 知道被控對(duì)象 的 精確數(shù)學(xué)模型的智能控制。 本設(shè)計(jì)中去位移誤差 E 跟 位移誤差變化率 Ec 作為模糊控制系統(tǒng)的輸入量。 以下為具體的實(shí)現(xiàn)步驟： (1)：對(duì)輸入和輸出值進(jìn)行分配 第一個(gè)輸入： 位置誤差 E 設(shè)定量化論域 E={10, ? ? ,10}，模糊語言子集 E 為 {NB(負(fù)大 )、 NM(負(fù)中 )、 NS(負(fù)小 )、ZE(零 )、 PS(正小 )、 PM(正中 )、 PB(正大 )}。 12 第四章 系統(tǒng)硬件 結(jié)構(gòu)概況 因?yàn)楸驹O(shè)計(jì)對(duì)硬件電路設(shè)計(jì)要求 比較低 ，主要做軟件功能實(shí)現(xiàn)及時(shí)序仿真，所以在此附上 少量的硬件電路設(shè)計(jì)模塊來加強(qiáng)對(duì)系統(tǒng)的了解。 FPGA 指令信號(hào) 指令信號(hào) 數(shù)據(jù)采集 器 AD1674 AD1674 ADC0809 系統(tǒng)控制器 隔離電路 驅(qū)動(dòng)電路 執(zhí)行機(jī)構(gòu) 被控對(duì)象 位置檢測(cè)傳感器 電流檢測(cè)傳感器 圖 整個(gè)硬件系統(tǒng)的結(jié)構(gòu)圖 13 此中采用單極受限式的 PWM 波控制兩組 NMOS 跟 PMOS 互補(bǔ)電路來驅(qū)動(dòng)直流電機(jī) 并分別驅(qū)動(dòng)電機(jī)的正和反轉(zhuǎn)。FLEX10K 是工業(yè)界中誕生的第一個(gè)嵌入式可編程邏輯器件。 隔離電路 由于直流電機(jī)驅(qū)動(dòng)部分對(duì)控制那部分的電路存在干擾，可以采用光電隔離式電路來對(duì)系統(tǒng)電路進(jìn)行隔離，以此來提高系統(tǒng)的穩(wěn)定性。光耦隔離后的信號(hào)經(jīng)過調(diào)理電路后，作為驅(qū)動(dòng)電路 MOSFET的柵極驅(qū)動(dòng)電壓。 VHDL 語言能夠同時(shí)支持同步、異步和隨機(jī)電路的設(shè)計(jì) 與 實(shí)現(xiàn)，這是其他硬件描述語言所 無法 比擬的。 它 的強(qiáng)大描述能力還體現(xiàn)在 其 具有豐富的數(shù)據(jù)類型 ，它不僅 支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型， 還 支持用戶 自 定義的數(shù)據(jù)類型，這樣會(huì)給硬件 的 描述帶來 很 大的自由 性 。一個(gè)大規(guī)模硬件電路的設(shè)計(jì) ， 不可能從 一個(gè)個(gè) 門級(jí)電路開始進(jìn)行設(shè)計(jì)，而是一些 不同 模塊的累加。它 可以完成設(shè)計(jì)輸入到硬件配置的完整的 PLD設(shè)計(jì)流程。 Altera 的 Quartus II 是屬于第四代 PLD 開發(fā)平臺(tái)的可編程邏輯軟件。 17 軟件框圖組成 圖 系統(tǒng)的軟件框圖 否 否 否 是 是 否 是 否 是 是 開始 控制 ADC0809進(jìn)行轉(zhuǎn)換 控制 AD1674進(jìn)行轉(zhuǎn)換 進(jìn)行數(shù)字濾波 電機(jī)是否過流 誤差是否 1V 是否溢出 PI 控制 模糊控制 計(jì)算前饋量與反饋量之和 是否溢出 對(duì)溢出數(shù)據(jù)歸類 判斷電機(jī)正、反轉(zhuǎn)，產(chǎn)生 PWM波控制信號(hào) 輸出 返回 對(duì)溢出數(shù)據(jù)進(jìn)行歸類 反饋誤差及計(jì)算 指令 控制 AD1674進(jìn)行轉(zhuǎn)換 計(jì)算機(jī)指令 二 次差值 計(jì)算機(jī)前饋控制量 計(jì)算機(jī)指令一次差值 是否溢出 誤差濾波 生成 PWM 波屏蔽 信號(hào) 生成 PWM 波使能信號(hào) 對(duì)溢出數(shù)據(jù)進(jìn)行歸類 18 圖 Quartus II軟件繪制出整體軟件原理圖。 圖 為 軟件設(shè)計(jì)中 ADC0809 控制模塊電路器件圖 。 8 位輸入信號(hào) ； clk,eoc:in std_logic。 鎖存數(shù)據(jù)輸出 ； end entity adc0809ctrl。 20 signal lock:std_logic。039。 。 clkn=39。139。 oe=39。039。 next_state = st2。139。 lock=39。 數(shù)據(jù)采樣 ； next_state=st3。039。039。 if eoc=39。 end if 。039。039。0 39。 when st5 = ale =39。 oe=39。 clkn=39。0 39。1 39。1 39。start=39。 lock=39。 next_state = st0 。 begin 21 if clk39。 狀態(tài)轉(zhuǎn)換 。 begin if lock=39。 數(shù)據(jù)輸出 。 end one 。當(dāng) ale 信號(hào)為高，允許地址鎖存， eoc 為高時(shí)為轉(zhuǎn)換結(jié)束等待轉(zhuǎn)換時(shí)間， oe為高允許輸出，有圖 可知，功能實(shí)現(xiàn)，仿真成功。 圖 軟件設(shè)計(jì)中 AD1674 控制模塊電路器件圖。 clk:in std_logic 。 clkn:out std_logic 。 q:out std_logic_vector(11 downto 0)) 。 signal current_state , next_state:states:=st0 。 begin k12x8 = 39。 pro:process( current_state, status) 決定 轉(zhuǎn)換 狀態(tài) 的 過程 。1 39。0 39。 next_state = st1 。0 39。0 39。 next_state = st2 。0 39。0 39。 if status=39。 end if 。0 39。0 39。 24 next_state = st4 。0 39。1 39。 next_state = st0 。 end process pro。1 39。 end process con 。 and lock39。 q = reg1 。 圖 為系統(tǒng)中 AD1674 的時(shí)序仿真圖 。 Use 。 clk:in std_logic。 end entity qiankuictrl 。 自定義信號(hào)量 。 then reg1 = input 。 reg3 = input + reg2 reg1 reg1。 end process 。 反饋控制的 VHDL 代碼： library ieee 。 entity fankui1ctrl is port(finput:in std_logic_vector(11 downto 0) 。 clk:in std_logic 。 end entity fankui1ctrl。 自定義信號(hào)量 。 如果反饋量大于指令量 。 [00H80HFFH]對(duì)應(yīng) [正全速 — 停轉(zhuǎn) — 負(fù)全速 ]。 then if finput qinput then 如果反饋量 大于指令 。 如果溢出則進(jìn)行歸類 。 else reg2 = qinputfinput 。 else cerror = 01111111 + reg2(7 downto 0)。 end if 。 模糊控制模塊是對(duì)輸出誤差和誤差量進(jìn)行模糊化。 否 否 是 是 否 是 否 是 開始 上升沿到否？ 提取控制信號(hào) 判斷誤差是否大于100000000000 反轉(zhuǎn) (PWM1,PWM3 輸出 ) 正轉(zhuǎn)（ PWM2,PWM4 輸出 ) 是否是死區(qū) 屏蔽輸出信號(hào) (PWM1,PWM2,PWM3,PWM4輸出為 1) 是否過流 屏蔽輸出信號(hào) (PWM1,PWM2,PWM3,PWM4輸出為 1) 輸出 30 c trl[ 7. .0]c lkpw mpw m _bio_ polorins t 圖 PWM 波生成模塊電路原理圖 PWM 波的 VHDL 代碼： Library ieee 。 PWM 控制信號(hào) 。 單路 PWM 波輸出 。 begin if clk39。 elsif t = ctrl then 如果計(jì)數(shù)值小于控制量 。 t:=t + 1 。 t:=t + 1。 不斷循環(huán)并產(chǎn)生相對(duì)應(yīng)的 PWM 波控制量 。 圖 PWM 波生成模塊的時(shí)序仿真圖 過流模塊 圖 為 軟件設(shè)計(jì)中 過流模塊 的 電路原理圖 。 Entity oc_ctrl is port(c0809i:in std_logic_vector(7 dowmto 0)。 end entity oc_ctrl 。 。 end one。 Entity fenpin_pwm is Port(clk:in std_logic 。 begin process( clk ) variable count:integer range 0 to 999 。 fout = fout1； end one。 use 。 architecture one of fenpin_adc0809 is signal fout1:std_logic 。 else count := count + 1 。 fout = fout1 。 use 。039。amp。 then if f_k1=001111111 then