【正文】 要。 接口層的實(shí)現(xiàn)采用分布式控制技術(shù)，在每 — 臺電梯的每一樓層的外招板上加裝一塊外招接口板，在內(nèi)招板上加裝一塊內(nèi)招接口板，在電梯控制柜中加裝一塊梯態(tài)接口板，這些接口板上都有一個獨(dú)立的 CPU 控制著各自的信號采集、發(fā)送、接收、轉(zhuǎn)發(fā)，它們通過一條公用總線與信號采集主機(jī)相連，信號采集主機(jī)負(fù)責(zé)電梯所有信號的收集和轉(zhuǎn)發(fā)，負(fù)責(zé)將收集到的電梯信號送達(dá)上層的群控主機(jī)和實(shí)時監(jiān)控主機(jī)，并轉(zhuǎn)發(fā)群控主機(jī)和監(jiān)控主機(jī)發(fā)出的控制信號。 系統(tǒng)總線采用雙向 RS485 總線。 （ 2）群控策略的選擇 近 20 年來，人們對電梯的智能群控策略有很多研 究，提出了各種智能群控算法，它們實(shí)現(xiàn)的復(fù)雜性和性能也各不相同。 另外，就是通過統(tǒng)計學(xué)原理根據(jù)電梯前一小段時間的客流狀況來推測出電梯在未來一小段時間里可能產(chǎn)生的召喚信號，然后根據(jù)推測的結(jié)果來精確計算電梯到達(dá)某一樓層響應(yīng)召喚的等待時間，然后選擇使得所有召喚信號的等待時間最短的派梯策略。但是本設(shè)計屏棄以前老式的采用 PLC 設(shè)計電梯控制器，而是使用一片來實(shí)現(xiàn)對電梯的控制的。 目前， 在 我國國產(chǎn)電梯大部分為繼電器及 PLC 控制方式，繼電器控制系統(tǒng)性能不穩(wěn)定、故障率高，大大降低了電梯的舒適性、可靠性和安全性，經(jīng)常造成停梯，給乘用人員的生活和工作帶來了很多不便，因而傳統(tǒng)的電梯控制系統(tǒng)的更新勢在必行 。但是使用 VHDL 硬件描述語言設(shè)計電梯控制器可以為以后電梯實(shí)現(xiàn)智能控制奠定基礎(chǔ)。 狀態(tài)機(jī)及其 VHDL 設(shè)計 有限狀態(tài)機(jī)（ Finite State Machine，簡稱 FSM）是一類很重要的時序電路，是許多數(shù)字系統(tǒng)的核心部件，也是實(shí)時系統(tǒng)設(shè)計 中的一種數(shù)學(xué)模型，是一種重要的、易于建立的、應(yīng)用比較廣泛的、以描述控制特性為主的建模方法，它可以應(yīng)用于從系統(tǒng)分析到設(shè)計的所有階段。 狀態(tài)機(jī)的基本結(jié)構(gòu)和功能 狀態(tài)機(jī)的基本結(jié)構(gòu)如圖 1 所示。組合邏輯部分又可分為狀態(tài)譯碼器和輸出譯碼器，狀態(tài)譯碼器確定狀態(tài)機(jī)的下一個狀態(tài)，即確定狀態(tài)機(jī)的激勵方程，輸出譯碼器確定狀態(tài)機(jī)的輸出，即確定狀態(tài)機(jī)的輸出方程。 2．產(chǎn)生輸 出信號序列。從一個狀態(tài)轉(zhuǎn)移到另一狀態(tài)稱為控制定序，而決定下一狀態(tài)所需的邏輯稱為轉(zhuǎn)移函數(shù)。對于這兩類狀態(tài)機(jī)，控制定序都取決于當(dāng)前狀態(tài)和輸入信號。有限狀態(tài)機(jī)的全部“歷史”都反映在當(dāng)前狀態(tài)上。 建立有限狀態(tài)機(jī)主要有兩種方法：狀態(tài)轉(zhuǎn)移圖（狀態(tài)圖）和狀態(tài)轉(zhuǎn)移表（狀態(tài)表）。 狀態(tài)轉(zhuǎn)移表 形式如表 4 所示。 一般狀態(tài)機(jī)的 VHDL 設(shè)計 （ 1） 狀態(tài)機(jī)的一般組成 用 VHDL 設(shè)計有限狀態(tài)機(jī)方法有多種，但最一般和最常用的狀態(tài)機(jī)設(shè)計通常包括說明部分，主控時序部分， 主控組合部分和輔助進(jìn)程部分。 2 主控時序進(jìn)程 輸入 /出 輸入 /出 輸入 /出 輸入 /出 輸入 /出 輸入 /出 狀態(tài) A 狀態(tài) B 狀態(tài) C 狀態(tài) D 狀態(tài) E 15 是指負(fù)責(zé)狀態(tài)機(jī)運(yùn)轉(zhuǎn)和在時鐘驅(qū)動正負(fù)現(xiàn)狀態(tài)機(jī)轉(zhuǎn)換的進(jìn)程。 在一般狀態(tài)機(jī)的設(shè)計過程中，為了能獲得可綜合的，高效的 VHDL 狀態(tài)機(jī)描述，建議使用枚舉類數(shù)據(jù)類型來 定義狀態(tài)機(jī)的狀態(tài)，并使用多進(jìn)程方式來描述狀態(tài)機(jī)的內(nèi)部邏輯。 例： LIBRARY IEEE。 b_outputs: OUT STD_LOGIC_VECTOR(0 TO 1))。 BEGIN 16 REG: PROCESS (reset, clk) 時序邏輯進(jìn)程 BEGIN IF reset=39。139。 END PROCESS。 否則，在下一時鐘后，進(jìn)程 REG 的狀態(tài)將為 st1 END IF。 否則，在下一時鐘后，進(jìn)程 REG 的狀態(tài)將為 st2 END IF。 END IF。 END IF。 圖 4 為上述狀態(tài)機(jī)的工作時序圖。綜合后的 RTL 圖如圖 5 所示。這個狀態(tài)機(jī)的兩位組合邏輯輸出 b_outputs 是對當(dāng)前狀態(tài)的譯碼。通常傾向于使用信號的方式（如例 3）。根據(jù) VHDL 綜合器的規(guī)則，對于所有可能的輸入條件，如果進(jìn)程中的輸出信號沒有被明確的賦值時，此信號將自動被指定，即在未列出的條件下保持原值，這就意味著引入了寄存器。 (3) 由狀態(tài)轉(zhuǎn)移圖，用 VHDL 語句對狀態(tài)機(jī)描 述。 一位熱碼編碼就是用 n個觸發(fā)器來實(shí)現(xiàn) n個狀態(tài)的編碼方式，狀態(tài)機(jī)中的每一個狀態(tài)都由其中一個觸發(fā)器的狀態(tài)來表示。如 100 個狀態(tài)的狀態(tài)機(jī)按二進(jìn)制編碼僅用 7 個觸發(fā)器就可以實(shí)現(xiàn)，而一位熱碼 編碼則要求 100 個觸發(fā)器。然而，在一熱戀位編碼的狀態(tài)機(jī)中，到狀態(tài)位的輸入常常是其它狀態(tài)位的簡單函數(shù)。由于一位熱碼編碼的狀態(tài)機(jī)降低了送到每一個狀態(tài)位的邏輯電路的復(fù)雜程度，因而可提高用 FLEX 7000 器件實(shí)現(xiàn)的狀態(tài)機(jī)的性能。 四層電梯控制器 具體 設(shè)計 20 四層電梯控制器的功 能 電梯控制器是控制電梯按照顧客要求自動上下的裝置。 (4)電梯到達(dá)有停站請求的樓層，經(jīng)過 1秒電梯門打開，開門指示燈亮，開門 4 秒后，電梯門關(guān)閉 (開門指示燈滅 )，電梯繼續(xù)進(jìn)行，直至執(zhí)行完最后一個請求信號停留在當(dāng)前層。 (7)電梯初始狀態(tài)為一層開門狀態(tài)。 四層電梯控制器的綜合設(shè)計 （ 1） 四層電梯控制器的實(shí)體實(shí)際 首先考慮輸入端口，一個異步復(fù)位端口 reset，用于在系統(tǒng)不正常時回到初始狀態(tài)；在電梯外部，必須有升降請求端口，一層最低，不需要下降請求，四層是最高層。整型直接可以看出電梯運(yùn)行是樓層的變化，在第一層就顯示 1，第二層就顯示 2，很直觀。但是 ”11”的十進(jìn)制值為 3，沒有和層次顯示的第四層想對應(yīng)起，所以就放棄選用標(biāo)準(zhǔn)邏輯矢量來定義 position，而選用的整型。 TYPE lift_state IS (stopon1,dooropen,doorclose,doorwait1,doorwait2,doorwait3, doorwait4,up,down,stop) 電梯的 10 個狀態(tài) SIGNAL mylift:lift_state。 在信號燈控制進(jìn)程中，由于使用了專門的頻率較高的按鍵時鐘，所以使得按鍵的靈敏度增大，但是時鐘頻率不能過高，否則容易使按鍵過于靈敏。 USE 。 reset:IN STD_LOGIC。 f3upbutton:IN STD_LOGIC。 fdnlight:BUFFER STD_LOGIC_VECTOR(4 DOWNTO 1)。 doorlight:OUT STD_LOGIC。 SIGNAL mylift:lift_stata。 BEGIN IF reset=39。039。EVENT AND liftclk=39。 position=1。 WHEN doorwait2=clearup=39。 mylift=doorwait3。039。139。mylift=down。 ELSIF position=3 THEN IF stoplight=0000 AND fuplight=0000 and fdnlight=0000 THEN udsig=39。139。039。 ELSE udsig=39。139。mylift=doorclose。139。clearup=39。 OR fdnlight(4)=39。mylift=up。139。clearup=39。mylift=down。 ELSIF position=1 THEN IF stoplight=0000 AND fuplight=0000 AND fdnlight=0000 THEN udsig=39。039。 END IF。 THEN IF position=1 THEN IF stoplight=0000 AND fuplight=0000 AND fdnlight=0000 THEN udsig=39。039。 END IF。 ELSIF stoplight(1)=39。 THEN udsig=39。139。clearup=39。139。 OR fdnlight(2)=39。mylift=down。139。139。 ELSIF (fuplight(2)=39。mylift=down。039。 END IF。 ELSE udsig=39。139。 WHEN up=position=position+1。 OR fdnlight(pos)=39。139。 28 ELSE mylift=doorclose。 IF pos1 AND(stoplight(pos)=39。) THEN mylift=stop。139。 WHEN stop=mylift=dooropen。039。139。139。 ELSIF udsig=39。 OR fdnlight(position)=39。 ELSE clearup=39。 END IF。 END IF。139。 ELSE IF buttonclk39。139。039。139。139。139。139。039。139。139。139。139。139。139。139。 END IF。 第三 章 四 層電梯控制器 的調(diào)試及 仿真 程序 修改 調(diào)試 在完成程序編寫后要進(jìn)行程序的編譯與仿真，在編譯過程中要進(jìn)行程序的改錯，在第一次編譯中出現(xiàn)了大量的錯誤，但大部分的都是由于粗心造成的端口的錯誤定義，還有就是在IF 語句的結(jié)束是忘記“ END IF”，或者是多寫了“ EDN IF”，這樣的錯誤都是基本的， 經(jīng)過編譯改錯后就要進(jìn)行波形的仿真，在波形仿真中自己犯了一個大的錯誤，就是在下降請求時，按了下降請求按鍵后就馬上選擇了要到達(dá)的層次，比如先按 fdnbuttton4,產(chǎn)生了一個下降請求，我馬上就按 stopbutton2,結(jié)果電梯運(yùn)行到第四層就不下來，我自己還考慮了好久，后來我仔細(xì)想了一下，發(fā)現(xiàn)在有下降請求后，電梯還沒有到達(dá)第四層，怎么就可以按停止按鍵呢。這些假設(shè)都是符合實(shí)際情況的。 再看 fuplight 信號燈，當(dāng)二層有上升請求的嗣后，它的值由 0 變到 2（注意， fuplight和 fdnlight 是 4 位的二進(jìn)制的標(biāo)準(zhǔn)邏輯矢量，這里的 2 代表的是 ”0010”,表示二層有請求； ”1000”也就是 8，表示四層有請求）。 圖 是有下降請求的情況，因為電梯的初始狀態(tài)為一層的開門等待狀態(tài)，所以在第四層有下降請求的時候，電梯先是上升到第四層，開門 4秒以后關(guān)門，然后下降，停站請求為第一層，所以到第一層的時候開門 4秒后關(guān)門，停在第一層，等待下次請求。 33 同時有上升請求和下降請求信號時，電梯的運(yùn)行情況如圖 圖 圖仿真的 情況是，原來電梯停留在第一層，這時候電梯外部第 4 層有下降請求，在電梯上升到 4層，乘客進(jìn)入電梯以后要下降到第 1 層。最后乘客在電梯內(nèi)部要求下降升到第一層，所以電梯最后停留的位置為第一層。 34 圖 在電梯控制器的設(shè)計中，要考慮到層次的擴(kuò)展，今天是四層，明天也許是五層，甚至更多，但是設(shè)計的思路都應(yīng)該按照設(shè)計四層電梯控制器的思路延續(xù)下去，比如說要設(shè)計五層的電梯控制器，那么要多的按鈕就是 f4upbutton,f5dnbutton,stop5button,fuplight 和 fdnlight 的長度都改為 (5 downto 0),position 的范圍就是 1 to 5。類似的當(dāng)電梯上升狀態(tài)處于第 n 層的時候就要判斷比它高的層次的請求 ,當(dāng)電梯處于下降模式時，就要判斷比該層低的層的請求。由于 CPLD 具有性能穩(wěn)定、抗干擾能力強(qiáng)、設(shè)計配置靈活等特點(diǎn)，配合 VHDL 語言的突出的優(yōu)點(diǎn)，因此在工業(yè)控制方面得到了廣泛應(yīng)用。 趙 老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實(shí)的態(tài)度， 孜孜不倦的授業(yè)精神 ， 不但教我如何完成畢業(yè)設(shè)計，還 教我 不怕麻煩，注意細(xì)節(jié)的做人法則， 給以 我 終生受益無窮之道。 參考文獻(xiàn) 朱正偉主編，清華大學(xué) 出版社， 《 EDA技術(shù)及應(yīng)用 》 侯伯亨，顧新主編，西安電子科技大學(xué)出版社， 《 VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計 》 。接下去，再用 專用集成電路 ASIC 或現(xiàn)場可編程門陣列 FPGA自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。到 20 世紀(jì) 80年代，已出現(xiàn)了上百種硬件描述語言，對設(shè)計自動化曾起到了極大的促進(jìn)和推動作用。 現(xiàn)在，隨著系統(tǒng)級 FPGA 以及系統(tǒng)芯片的出現(xiàn)，軟硬件協(xié)調(diào)設(shè)計和系統(tǒng)設(shè)計變得越來越重