【正文】 （ＦＩＱ）＞中斷請求（IRQ）＞指令預(yù)取中止＞未定義指令和軟件中止。當(dāng)ARM處理器執(zhí)行協(xié)處理器指令時，它必須等待任一外部協(xié)處理器應(yīng)答后，才能真正執(zhí)行這條指令。n （3）軟件中斷異常（SoftWare Interrupt，SWI）n 軟件中斷異常由執(zhí)行SWI指令產(chǎn)生，可使用該異常機制實現(xiàn)系統(tǒng)功能調(diào)用，用于用戶模式下的程序調(diào)用特權(quán)操作指令，以請求特定的管理（操作系統(tǒng)）函數(shù)。響應(yīng)數(shù)據(jù)訪問（加載或存儲）激活中止，標(biāo)記數(shù)據(jù)為無效。IRQ異常的優(yōu)先級比FIQ異常的低。2簡述ARM微處理器處理異常的操作過程。 將CPSR復(fù)制到相應(yīng)的SPSR中。I/O口使用特定的存儲器地址，當(dāng)從這些地址加載（用于輸入）或向這些地址存儲（用于輸出）時，完成I/O功能。而對于存儲器映射I/O位置，第2次加載的返回值可以不同于第1次加載的返回值4 簡述ARM AMBA接口結(jié)構(gòu)與功能。特別在高性能的ARM架構(gòu)系統(tǒng)中，AHB有逐步取代ASB的趨勢，例如在ARM1020E處理器核中。雖然AMBA的測試方式通用性稍差些，但其通過并行口的測試比JTAG的測試代價也要低些。處理器的每個引腳都有一個移位寄存單元（邊界掃描單元（BSC，Boundary Scan Cell）），它將JTAG電路與處理器核邏輯電路聯(lián)系起來，同時，隔離了處理器核邏輯電路與芯片引腳。②指令寄存器是串行移位寄存器，通過它可以串行輸入執(zhí)行各種操作的指令。 ● 地址空間：每個bank有128 MB（總共有8個bank，共1 GB）。 ● 最后一個bank（bank7）的起始地址是可調(diào)整的。 ● 支持SDRAM的自刷新和掉電模式。 工作過程：在系統(tǒng)上電時，通過電阻R108向電容C162充電，當(dāng)C162兩端的電壓未達(dá)到高電平的門限電壓時，RESET端輸出為高電平，系統(tǒng)處于復(fù)位狀態(tài)；當(dāng)C162兩端的電壓達(dá)到高電平的門限電壓時，RESET端輸出為低電平，系統(tǒng)進(jìn)入正常工作狀態(tài)。AHB總線外圍設(shè)備所需的HCLK時鐘信號，以及APB總線外圍設(shè)備所需的PCLK時鐘信號。若不需要定時器，那么用戶可以斷開定時器的時鐘，以降低功耗●慢速模式：稱無PLL模式，在慢速模式不使用PLL，而使用外部時鐘（XTIPLL或EXTCLK）直接作為S3C2410A中的FCLK。任何中斷請求可以從空閑模式喚醒CPU。在掉電模式下，為CPU和內(nèi)部邏輯供電的第二個電源將關(guān)斷。(2）模式切換。17 試按功能對S3C2410A的中斷源進(jìn)行分類。（3）CPU執(zhí)行完現(xiàn)行的總線周期后，向DMA控制器發(fā)出響應(yīng)請求的回答信號。（7）數(shù)據(jù)傳送完畢，DMA控制器通過中斷請求線發(fā)出中斷信號。20 簡述S3C2410A的DMA控制器功能。每個DMA通道的9個控制寄存器中有6個用于控制DMA傳輸，另外3個用于監(jiān)控DMA控制器的狀態(tài)。（5）DMA控制寄存器（DCON）有4個DMA控制寄存器（DCON）（DCON0～DCON3）（6）DMA狀態(tài)寄存器（DSTAT） DMA狀態(tài)寄存器（DSTAT）保存DMA0～DMA3計數(shù)寄存器狀態(tài)。（9）DMA屏蔽觸發(fā)寄存器（DMASKTRIG）DMA屏蔽觸發(fā)寄存器（DMASKTRIG）控制DMA0～DMA3觸發(fā)狀態(tài)。 Cache可以分為統(tǒng)一cache和獨立的數(shù)據(jù)／程序cache。 功能： （1）虛擬存儲空間到物理存儲空間的映射。（3）設(shè)置虛擬存儲空間的緩沖的特性。 段（section）大小為1MB的內(nèi)存塊； 大頁（Large Pages）大小為64KB的內(nèi)存塊；小頁（Small Pages）大小為4KB的內(nèi)存塊； 極小頁（Tiny Pages）大小為1KB的內(nèi)存塊。例如在ARM嵌入式系統(tǒng)中，每個域的訪問控制特性都是由CP15中的寄存器C3中的兩位來控制的。這些存儲器映射的I/O空間不滿足cache所要求的特性，不能使用cache技術(shù)，一些嵌入式系統(tǒng)使用存儲器直接訪問（DMA）實現(xiàn)快速存儲。 3．按信息存取方式分類，分為隨機存取存儲器（Random Access Memory，RAM）和只讀存儲器（Read Only Memory，ROM）。在存儲器內(nèi)部，數(shù)據(jù)是存放在二維陣列存儲單元中。區(qū)別： NOR Flash把整個存儲區(qū)分成若干個扇區(qū)（Sector），而NAND Flash把整個存儲區(qū)分成若干個塊（Block），可以對以塊或扇區(qū)為單位的內(nèi)存單元進(jìn)行擦寫和再編程。NAND Flash的隨機讀取能力差，適合大量數(shù)據(jù)的連續(xù)讀取。 NAND Flash讀和寫操作采用512B的塊，基于NAND的閃存可以取代硬盤或其他塊設(shè)備。 所有Flash Memory器件存在位交換現(xiàn)象，使用NAND Flash的時候，同時使用EDC/ECC（錯誤探測／錯誤糾正）算法，以確保可靠性。 1在NOR Flash上運行代碼不需要任何的軟件支持。但在使用Flash Memory時，必須根據(jù)其自身特性，對存儲系統(tǒng)進(jìn)行特殊設(shè)計，以保證系統(tǒng)的性能達(dá)到最優(yōu)。特性：● NAND Flash模式：支持讀／擦除／編程NAND Flash存儲器?！? 在NAND Flash啟動后，Steppingstone 4KB內(nèi)部SRAM緩沖器可以作為其他用途使用。SDRAM可讀／可寫，不具有掉電保持?jǐn)?shù)據(jù)的特性，但其存取速度大大高于Flash存儲器。微處理器具有刷新控制邏輯，或在系統(tǒng)中另外加入刷新控制邏輯電路，以避免數(shù)據(jù)丟失。2 簡述SD卡的接口。DDR設(shè)置端口的方向。這種情況下，如果需要改變DDR，則需要將恰當(dāng)?shù)闹抵糜跀?shù)據(jù)總線的第0位（即D0），同時激活WR—DDR信號。對PORT寄存器的寫操作，需要激活WR—PORT信號。3. 分析計數(shù)式A/D轉(zhuǎn)換器結(jié)構(gòu)圖（），簡述其工作原理。4. 分析雙積分式A/D轉(zhuǎn)換器工作原理雙積分式A/D轉(zhuǎn)換器對輸入模擬電壓和參考電壓進(jìn)行兩次積分，將電壓變換成與其成正比的時間間隔，利用時鐘脈沖和計數(shù)器測出其時間間隔，完成A/D轉(zhuǎn)換。該方案具有各種規(guī)格的按8421編碼的二進(jìn)制電壓法碼Ur，根據(jù)UxUr和UxUr，比較器有不同的輸出以打開或關(guān)閉逐次逼近寄存器的各位。①絕對精度：在一個轉(zhuǎn)換器中，對應(yīng)于一個數(shù)字量的實際模擬輸入電壓和理想的模擬輸入電壓之差并非是一個常數(shù)。7. 分析S3C2410A的A/D轉(zhuǎn)換器和觸摸屏接口電路，簡述其工作原理。在A/ MHz時，其最大轉(zhuǎn)換率為500 KSPS（Kilo Samples Per Second，千采樣點每秒），輸入電壓范圍是0～。在正常A/D轉(zhuǎn)換時，AUTO_PST和XY_PST都置成0即可，其他各位與觸摸屏有關(guān)，不需要進(jìn)行設(shè)置。在觸摸屏應(yīng)用中，分別使用ADCDAT0和ADCDAT1保存X位置和Y位置的轉(zhuǎn)換數(shù)據(jù)。0：A/D轉(zhuǎn)換中；1：A/D轉(zhuǎn)換結(jié)束 PRSCEN ，14位：A/D轉(zhuǎn)換器前置分頻器使能控制。000：AIN0；001：AIN1；010：AIN2；011：AIN3；100：AIN4；101：AIN5；110：AIN6；111：AIN7 STDBM ，2位：備用（Standby）模式選擇。11. 簡述ADC啟動延時寄存器（ADCDLY）的位功能。每經(jīng)過一個電阻并聯(lián)支路，等效電源電壓減少一半，而等效電阻不變，且均為R。（1）電壓輸出型:電壓輸出型D/A轉(zhuǎn)換器雖有直接從電阻陣列輸出電壓的，但一般采用內(nèi)置輸出放大器以低阻抗輸出。（1）分辨率（Resolution）DAC電路所能分辨的最小輸出電壓與滿量程輸出電壓之比稱為DAC的分辨率。DAC的轉(zhuǎn)換誤差主要有失調(diào)誤差和滿值誤差。有多少個鍵就要有多少根連線與微控制器的I/O口相連，適用于按鍵少的場合。根據(jù)掃描方法的不同，可以分為行掃描法、列掃描法和反轉(zhuǎn)法3種。通過7個字段的不同組合，可以顯示0～9和A～F共16個字母數(shù)字，從而實現(xiàn)十六進(jìn)制的顯示。將液晶倒入帶有細(xì)小溝槽的外層，液晶分子會順著槽排列，并且內(nèi)層與外層以同樣的方式進(jìn)行排列。STN型LCD的光線扭轉(zhuǎn)可以達(dá)到180176。STN型LCD的像素單元如果通過的電流太大，會影響附近的單元，產(chǎn)生虛影。可以將顯示緩存（在SDRAM存儲器中）中的LCD圖像數(shù)據(jù)傳輸?shù)酵獠康腖CD驅(qū)動電路上，支持640480、320240和160160等多種顯示屏尺寸的STN型LCD和TFT型LCD。S3C2410A LCD控制器的外部接口信號有33個，包括24個數(shù)據(jù)位和9個控制位如下：VFRAME/VSYNC/STV：幀同步信號（STN）/垂直同步信號（TFT）/ SEC TFT信號。VM/VDEN/TP：LCD驅(qū)動器的交流偏置信號（STN）/數(shù)據(jù)使能信號（TFT）/ SEC TFT信號。在顯示緩存器中，每個像素占一個字節(jié)，每個字節(jié)中又有RGB格式（332或者233）的區(qū)分，具體由硬件決定。27. 與S3C2410A的LCD控制器相關(guān)的寄存器有哪些？各自的功能？（1）LCDCON1（LCD控制寄存器1）LCDCON1（LCD控制寄存器1）是一個可讀／寫的寄存器，地址為0x4D 000000，復(fù)位后的初始值為0x0000 0000。（4）LCDCON4（LCD控制寄存器4）LCDCON4（LCD控制寄存器4）是一個可讀／寫的寄存器，地址為0x4D00 000C，復(fù)位后的初始值為0x0000 0000。LCDSADDR1（STN型LCD/TFT型LCD幀緩沖起始地址寄存器1）是一個可讀／寫的寄存器，地址為0x4D00 0014，復(fù)位后的初始值為0x0000 0000。LCDSADDR3（STN型LCD/TFT型LCD幀緩沖起始地址寄存器3）是一個可讀／寫的寄存器，地址為0x4D00 00lC，復(fù)位后的初始值為0x0000 0000，用于設(shè)置虛擬屏地址。（10）DITHMODE（STN型LCD抖動模式寄存器）DITHMODE（STN型LCD抖動模式寄存器）是一個可讀／寫的寄存器，地址為0x4D00 004C，復(fù)位后的初始值為0x0 0000，建議用戶將其值設(shè)置為0x12210。②LCDSRCPND（LCD中斷源判斷寄存器）是一個可讀/寫寄存器，地址為0X4D000058，復(fù)位后的初始值為0x0。結(jié)構(gòu)：最上層是一層外表面經(jīng)過硬化處理、光滑防刮的塑料層，內(nèi)表面也涂有一層導(dǎo)電層（ITO或鎳金）；基層采用一層玻璃或薄膜，內(nèi)表面涂有叫作ITO的透明導(dǎo)電層；在兩層導(dǎo)電層之間有許多細(xì)?。ㄐ∮谇Х种挥⒋纾┑耐该鞲綦x點把它們隔開絕緣。34．試分析S3C2410A內(nèi)部觸摸屏接口的結(jié)構(gòu)與功能。？各有什么特點 S3C2410A與觸摸屏接口有5種接口模式。（4）等待中斷模式，當(dāng)ADCTSC寄存器的XY_PST=3時，進(jìn)入等待中斷模式模式。第六章1. 簡述串行數(shù)據(jù)的通信模式。全雙工通信：數(shù)據(jù)可以在同一時刻從設(shè)備A傳輸?shù)皆O(shè)備B，或從設(shè)備B傳輸?shù)皆O(shè)備A，即可以同時雙向傳輸。在異步通信的數(shù)據(jù)傳送中，傳輸線上允許空字符。在同步通信時必須連續(xù)傳輸，不允許有間隙，在傳輸線上沒有字符傳輸時，要發(fā)送專用的”空閑”字符或同步字符。RXD：接收數(shù)據(jù)線。DTR：數(shù)據(jù)終端就緒。此引腳為高電平時，通知計算機Modem已經(jīng)準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)通信。此引腳由Modem控制，用以通知計算機將要傳送的數(shù)據(jù)送至Modem。簡單連接又稱三線連接，即只連接發(fā)送數(shù)據(jù)線、接收數(shù)據(jù)線和信號地，5. 簡述UART的字符傳輸格式。6. 。（1）數(shù)據(jù)發(fā)送（Data Transmission） 發(fā)送的數(shù)據(jù)幀是可編程的。（3）自動流控制（Auro Flow Control，AFC） S3C2410A的UART0和UART1使用nRTS和nCTS信號支持自動流控制。這些狀態(tài)通過相關(guān)的狀態(tài)寄存器（UTRSTATn/UERSTATn）指示。（7）回送模式（Loopback Mode） S3C2410A DART提供一種測試模式，即回送模式，用于發(fā)現(xiàn)通信連接中的孤立錯誤。UART控制寄存器（UCONn）的位功能:UART FIFO控制寄存器（UFCONn）的位功能:15. 簡述I2C總線的工作模式、傳輸過程、信號及數(shù)據(jù)格式。傳輸中串行數(shù)據(jù)的MSB（字節(jié)的高位）首先發(fā)送。（移位數(shù)據(jù)寄存器）的位定義。（3）可同時支持不同同步和速率的設(shè)備，USB可同時支持同步傳輸和異步傳輸兩種傳輸方式，可同時支持不同速率的設(shè)備，速率最高可達(dá)幾百Mb/s。USB總線的電纜有一對標(biāo)準(zhǔn)尺寸的雙絞信號線和一對標(biāo)準(zhǔn)尺寸的電源線，共4根導(dǎo)線。② 設(shè)置SPCONn，用來配置SPI模塊。⑥ 接收數(shù)據(jù)（1）：禁止SPCONn的TAGD位，正常模式→向SPDAT中寫OxFF，確定REDY被置位后，從讀緩沖區(qū)中讀出數(shù)據(jù)。（3）SPPINn，SPPINn（SPI引腳控制寄存器）為可讀／寫寄存器，地址為0x59000008/0x59000028，復(fù)位值為0x02。37. 數(shù)字音頻數(shù)據(jù)有哪些文件格式？各有什么特點？（1）PCM，PCM數(shù)字音頻是CDROM或DVD采用的數(shù)據(jù)格式。4）WAV，WAV由微軟開發(fā)，WAV文件格式符合RIFF（Resource Interchange File Format，資源互換文件格式）規(guī)范。8）AACAAC（Advanced Audio Coding，高級音頻編碼技術(shù)）是杜比實驗室為音樂社區(qū)提供的技術(shù)，聲稱最大能容納48通道的音軌，采樣率達(dá)96kHz。（2）DMA傳輸方式，在DMA傳輸方式，利用DMA控制器來控制發(fā)送和接收FIFO的數(shù)據(jù)存取，由FIFO就緒標(biāo)志來自動請求DMA的服務(wù)?？偩€接口邏輯和FIFO訪問由狀態(tài)機控制。SCLKG：表示主IISCLK發(fā)生器。SFTR：表示16位移位寄存器。（2）結(jié)束I2S總線接口的操作結(jié)束I2S操作，需要執(zhí)行如下過程：① 禁止IISFCON寄存器的FIFO，如果還想發(fā)送FIFO的剩余數(shù)據(jù)，跳過這一步；② 禁止IISFCON寄存器的DMA請求；③ 禁止IISFCON寄存器的啟動。2. Mac層的以太網(wǎng)的物理傳輸幀。SA：源地址，48位，表明該幀的數(shù)據(jù)是哪個網(wǎng)卡發(fā)送端的網(wǎng)卡地址，同樣是6字節(jié)。FCS：32位數(shù)據(jù)校驗位。目前常見的以太網(wǎng)接口芯片