【正文】 )大量使用寄存器、指令執(zhí)行速度更快；(4)大多數(shù)數(shù)據(jù)操作都在寄存器中完成；(5)尋址方式靈活簡單，執(zhí)行效率高；(6)指令長度固定。嵌入式系統(tǒng)教學的核心問題是一個嵌入式的實驗平臺，包括從硬件、中間件、軟件、教學范例以及實驗指導等諸多問題。另一方面，學生只能在這個平臺上完成特定的實驗而不能基于這個平臺動手搭建自己的硬件電路，不利于學生動手能力的培養(yǎng)。 課題內(nèi)容嵌入式系統(tǒng)的硬件是以嵌入式微處理器為核心的實驗開發(fā)板，主要由嵌入式微處理器、總線、存儲器、輸入/輸出接口和設(shè)備組成。 嵌入式系統(tǒng)簡介 嵌入式系統(tǒng)已經(jīng)廣泛應用于各個科技領(lǐng)域和日常生活的每個角落，由于其本身的特性，使得我們很難發(fā)現(xiàn)它的存在。最典型的嵌入式系統(tǒng)如手機、可視電話等。與標準的計算機結(jié)構(gòu)相同，嵌入式系統(tǒng)中也包含了中央處理器、內(nèi)存、輸入/輸出設(shè)備，只不過在嵌入式系統(tǒng)里，這里單元以比較特殊的形式存在。其他部分輔助系統(tǒng)完成功能。而復雜的嵌入式系統(tǒng)一般會利用操作系統(tǒng)來減少開發(fā)的工作量，并提高產(chǎn)品的可靠性。而嵌入式軟件則負責硬件電路的驅(qū)動、控制處理，以提高硬件產(chǎn)品的價值，是硬件產(chǎn)品不可缺少的重要部分，它常以固件(Firmware)的形式出現(xiàn)，如控制或驅(qū)動程序等[8]。嵌入式系統(tǒng)本身不具備自主開發(fā)能力，即使在設(shè)計完成以后，用戶通常也不能對程序功能進行修改，必須有一套開發(fā)工具和環(huán)境才能進行開發(fā)[8]。(2)以嵌入式CPU為基礎(chǔ)、以簡單操作系統(tǒng)為核心的嵌入式系統(tǒng)。具備文件和目錄管理、支持多任務、支持網(wǎng)絡(luò)應用、具備圖形窗口和用戶界面；具有大量的應用程序接口API，開發(fā)應用程序較簡單；嵌入式應用軟件豐富。 嵌入式操作系統(tǒng) 由于大型嵌入式系統(tǒng)需要完成復雜的功能，所以需要操作系統(tǒng)來完成各任務之間的調(diào)度。 嵌入式操作系統(tǒng) (Embedded Operating System) 負責嵌入式系統(tǒng)的全部軟、硬件資源的分配、調(diào)度、控制、協(xié)調(diào)。事實上，嵌入式操作系可以很小，只提供基本的管理功能和調(diào)度功能， 10KB到20KB以內(nèi)的嵌入式操作系統(tǒng)比比皆是。 根據(jù)實時性的差別，應用于嵌入式系統(tǒng)中的嵌入式操作系統(tǒng)，又可分為“實時”和“通用型”兩種。 ARM處理器ARM既可以認為是一個公司的名字，也可以認為是對一類微處理器的通稱，還可以認為是一種技術(shù)的名字。ARM是精簡指令集計算機(RISC)，因為它集成了非常典型的RISC結(jié)構(gòu)特征：(1)一個大的、統(tǒng)一的寄存器文件；(2)加載/存儲結(jié)構(gòu)，數(shù)據(jù)處理的操作只針對寄存器的內(nèi)容，而不直接對存儲器進行操作；(3)簡單的尋址模式，所有加載/存儲的地址都只由寄存器的內(nèi)容和指令域決定；(4)統(tǒng)一和固定長度的指令域，簡化了指令的譯碼。 (1)工業(yè)控制領(lǐng)域:作為32位的RISC架構(gòu)，基于ARM核的微控制器芯片不但占據(jù)了高端微控制器市場的大部分市場份額，同時也逐漸向低端微控制器應用領(lǐng)域擴展，ARM微控制器的低功耗、高性價比，向傳統(tǒng)的8位/16位微控制器提出了挑戰(zhàn)。 (4)消費類電子產(chǎn)品:ARM技術(shù)在目前流行的數(shù)字音頻播放器、數(shù)字機頂盒和游戲機中得到廣泛采用。 ARM92OT體系結(jié)構(gòu) ARM92OT系統(tǒng)結(jié)構(gòu)分析ARM92OT采用5級流水線，其結(jié)構(gòu)圖如圖22所示，具有分開的指令和數(shù)據(jù)存儲器，5級流水線具體如下：reg 寫數(shù)據(jù)存儲訪問移位取指令譯碼 取指 譯碼 執(zhí)行 存儲器 寫圖22 ARM92OT流水線圖(1)取指：從存儲器中取出指令，并將其放在指令流水線。否則ALU的結(jié)果只是簡單地緩沖1個時鐘周期，以便所有的指令具有同樣的流水線流程。 ARM920T的工作狀態(tài) 從編程的角度看，ARM920T微處理器的工作狀態(tài)一般有兩種： (1)ARM狀態(tài)，此時處理器執(zhí)行32位的、字對齊的ARM指令； (2)Thumb狀態(tài)，此時處理器執(zhí)行16位的、半字對齊的Thumb指令。此外，當處理器處于Thumb狀態(tài)時發(fā)生異常(如IRQ、FIQ、Undef、Abort、SWI等)，當異常處理返回時，自動切換回Thumb狀態(tài)。從0字節(jié)到3字節(jié)放置第1個存儲的字數(shù)據(jù)，從第4個字節(jié)到第7個字節(jié)放置第2個存儲的字數(shù)據(jù)，依次排列。 高地址 31 2423 16 15 8 7 0 字地址89101145670123840地地址圖23 以大端格式存儲數(shù)據(jù) 與大端存儲格式相反，在小端存儲格式中，低地址中存放的是字數(shù)據(jù)的低字節(jié)，高地址存放的是字數(shù)據(jù)的高字節(jié)。大多數(shù)的應用程序運行在用戶模式下，當處理器運行在用戶模式下時，某些被保護的系統(tǒng)資源是不能被訪問的。本章的主要內(nèi)容包括：(1)Protel99SE簡介；(l)系統(tǒng)設(shè)計概述；(2)S3C2410及片內(nèi)外圍簡介；(4)單元電路設(shè)計；(5)開發(fā)板硬件原理圖。 系統(tǒng)設(shè)計概述 本設(shè)計中采用了三星公司生產(chǎn)的S3C2410處理器，S3C2410是一款基于ARM920T內(nèi)核的16/32位RISC嵌入式微處理器，主要面向手持設(shè)備，以及高性價比、低功耗的應用。該開發(fā)板在保證學生完成ARM技術(shù)學習開發(fā)的同時，考慮了系統(tǒng)的擴展、電路板的面積、散熱、電磁兼容性，以及安裝等問題。同樣它還采用了Advanced Microcontroller Bus Architecture(AMBA)新型總線結(jié)構(gòu)[3]。 圖32S3C2410芯片內(nèi)部結(jié)構(gòu)圖 單元電路設(shè)計 電源電路，為整個電路中包括S3C24存儲器、外部I/O等部分提供電壓。使用時，其輸出端需要一個至少10uF的鉭電容來改善瞬態(tài)響應和穩(wěn)定性。其作用是即將輸入的電源信號中特定波段的頻率濾除，以達到抑制和防止干擾的目的；值為10uF且有正負極的則為去耦電容，它能抑制因負載變化而產(chǎn)生的噪聲。而直接進行端到端的連接。 IIC總線接口電路設(shè)計IIC總線是一種用于IC器件之間連接的二線制總線。S3C2410內(nèi)含一個IIC總線主控器，可方便地與各種帶有IIC接口的器件相連。復位按鍵電路設(shè)計原理圖如圖36所示。該標準規(guī)定了進行邊界掃描所需要的硬件和軟件。SERVER 調(diào)試軟件，HFLASHER 燒寫軟件，及高速HJTAG本設(shè)計開發(fā)板硬件完成后，連接測試底板上的20針JTAG測試口到PC上，通過JTAG口可以與片上、片外的存儲器和控制器交換數(shù)據(jù)，最終完成測試及相關(guān)分析。經(jīng)過反復調(diào)試，整個開發(fā)板的硬件設(shè)計基本完成，可以安全上電，并通過HJTAG測試找到核心板的ARM9核心。原理圖設(shè)計的基本規(guī)范如下：（1）各功能塊布局要合理，整份原理圖需布局均衡。（4）每一部件(如TUNER、IC)電源的去耦電阻/電容需置于對應腳的就近處。故CPU周邊需留多一些空間進行布線及相關(guān)標注，而不致于顯得過分擁擠。Cadence公司是世界上最大的EDA公司之一，產(chǎn)品眾多，其中PSD和SPB是其EDA產(chǎn)品中的一部分，具有功能強大、性能卓越等特點。在這些走線上，信號從線的始端(例如信號源)傳輸?shù)浇K端(例如負載)需要一定的時間。同時在高速電路板設(shè)計還需要考慮其他的問題，例如當信號在導線上高速傳輸時，如果始端阻抗與終端阻抗不匹配，將會出現(xiàn)電磁波的反射現(xiàn)象，它會使信號失真，產(chǎn)生有害的干擾脈沖，從而影響整個系統(tǒng)運行。如果線傳播延時大于數(shù)字信號驅(qū)動端上升時間的1/2，則可認為此類信號是高速信號并產(chǎn)生傳輸線效應。當反射信號很強時，疊加的波形就有可能改變邏輯狀態(tài)。如果過孔多、器件管腳多或網(wǎng)線上設(shè)置的約束多，將導致延時增大。若Tr≤2Tpd，信號將落在問題區(qū)域。由于存在絕緣層的緣故，并聯(lián)電阻阻值通常很高。該反射信號將傳回到信號的發(fā)射端，并將再次被反射回來，直至反射信號隨著能量的減弱而幅度隨之減小，最終信號的電壓和電流達到穩(wěn)定。從而引發(fā)不預期效應，使信號輪廓失真。信號延時產(chǎn)生的原因包括驅(qū)動過載、走線過長。盡管大多數(shù)元器件的接收端有輸入保護二極管保護，但有時過沖電平會遠遠超過元器件的電源電壓范圍，仍會導致元器件的損壞。信號線距離地線越近或加大線間距，可以減少串擾信號。通?？稍谠O(shè)計的每個環(huán)節(jié)應用控制EMI的各項設(shè)計規(guī)則，以達到控制EM工的目的。(2)減少高速電路器件管腳間引線的彎折。(4)減少高頻電路器件管腳間的引線層間交替。若無法避免平行分布，可在平行信號線的反面布置大面積的地，從而大幅度地減少干擾。(7)各類信號走線不能形成環(huán)路，也不能形成電流環(huán)路。在電子設(shè)備中，地線結(jié)構(gòu)大致分為系統(tǒng)地、機殼地(屏蔽地)、數(shù)字地(邏輯地)和模擬地等。(2)將數(shù)字電路與模擬電路分開當電路板上既有高速邏輯電路，又有線性電路時，應使它們盡量分開，兩者的地線不要相混，并且分別與電源端地線相連。如果有可能，接地線的寬度應大于3mm。 布線后信號完整性的PCB板電路板也稱PCB版，是印刷電路板電子板卡的基礎(chǔ)，由若干層導體和絕緣體組成的平板。如圖41所示為本設(shè)計開發(fā)板的PCB圖。開發(fā)板PCB布局的Toplayer層的布線結(jié)果如圖42所示。開發(fā)板bottomlayer層的布線結(jié)果如圖43所示。在本設(shè)計中從以下方面進行了改進：(1)采用了四層PCB設(shè)計，具有獨立的電源層和地層，因為完整的地層和電源層其交流阻抗要比普通PCB走線小很多。在設(shè)計中每隔200mil就打一個過孔以保證各層地之間的良好連通和使地信號就近流入。長度控制在50~70mm之內(nèi)。，作為電路充放電儲能電容。最終，本設(shè)計的開發(fā)板通過測試分析，對開發(fā)板進行測試和修正，驗證了開發(fā)板的性能。它影響著設(shè)計結(jié)果的一些重要性能。另，在設(shè)計開發(fā)過程中一定要注意問題的分析與總結(jié)，最好是做好筆記，出現(xiàn)問題后要從根本上查找原因，尋找解決方案，問題解決后及時總結(jié)，記錄原因及相應解決方案，以備后用。特別是在硬件的PCB設(shè)計中，徐老師給予了很多的指導，整個畢業(yè)設(shè)計包含著徐老師的辛苦努力。它還決定nGCS0使能區(qū)域的總線寬度。nGCS[7:0]OnGCS[7:0]（通用片選）當要訪問的地址位于某個bank區(qū)內(nèi)，那么該bank對應的片選就會被激活。nXBACKOnXBACK（總線占用應答）表示S3C2410同意交出當?shù)乜偩€的控制權(quán)給總線的請求者。SDRAM/SRAMnSRASOSDRAM行地址使能nSCASOSDRAM列地址使能nSCS[1:0]OSDRAM片選DQM[3:0]OSDRAM數(shù)據(jù)屏蔽SCLK[1:0]OSDRAM時鐘SCKEOSDRAM時鐘使能nBE[3:0]O高字節(jié)/低字節(jié) 使能（在16位SDRAM中使用）nWBE[3:0]O寫字節(jié)使能NAND FlashCLEO命令鎖存使能ALEO地址鎖存使能nFCEONAND Flash 片選使能nFREONAND Flash 讀使能nFWEONAND Flash 寫使能NCONINAND Flash 配置，如果沒有使用NAND Flash控制器，它必須接一個上拉電阻。如果不使用，該引腳接地VrefAIADC參考電壓IIC總線IICSDAIOIIC總線數(shù)據(jù)IICSCLIOIIC總線時鐘IIS總線I2SLRCKIOIIS總線通道選擇時鐘I2SSDOOIIS總線串行數(shù)據(jù)輸出I2SSDIIIIS總線串行數(shù)據(jù)輸入I2SSCLKIOIIS總線串行時鐘CDCLKOCODEC系統(tǒng)時鐘觸摸屏nXPONOX軸正端開關(guān)控制信號XMONOX軸負端開關(guān)控制信號nYPONOY軸正端開關(guān)控制信號YMONOY軸負端開關(guān)控制信號USB主設(shè)備DN[1:0]IOUSB 主設(shè)備的DATA（）信號（需下拉電阻15K）DP[1:0]IOUSB 主設(shè)備的DATA（+）信號（需下拉電阻15K）USB從設(shè)備PDN0IOUSB 從設(shè)備的DATA（）信號（需下拉電阻470K）PDP0IOUSB 從設(shè)備的DATA（+）信號（）SPISPIMISO[1:0]IO當SPI配置為總線上的主設(shè)備，SPIMISO是主設(shè)備的數(shù)據(jù)輸入線。SPICLK[1:0]IOSPI 時鐘nSS[1:0]ISPI 片選（針對從設(shè)備模式）SDSDDAT[3:0]IOSD接收/發(fā)送數(shù)據(jù)SDCMDIOSD接收回應/發(fā)送命令SDCLKOSD時鐘General PortGPn[116:0]IO通用輸入/輸出端口（其中一些只能用作輸出）TIMMER/PWMTOUT[3:0]O定時器輸出[3:0]TCLK[1:0]I外部定時器時鐘輸入JTAG TEST LOGICnTRSTInTRST（TAP控制器復位）開始時復位TAP控制器。TCKITCK（TAP控制器時鐘）為JTAG邏輯提供時鐘輸入。TDOOTDO（TAP控制器數(shù)據(jù)輸出）測試指令和數(shù)據(jù)的串行輸出。nRSTOUTO外部設(shè)備復位控制（nRSTOUT= nRESETamp。OM[3:2]=01b，晶振用于MPLL CLK時鐘源，EXTCLK用于UPLL CLK時鐘源。OM[3:2]=11b, EXTCLK用于MPLL CLK時鐘源和UPLL CLK時鐘源如果它不使用，必須接高電平（）XTIpIIAI內(nèi)部振蕩電路的晶振輸入OM[3:2]=00b，用于MPLL CLK時鐘源和UPLL CLK時鐘源。如果不被使用它必須設(shè)