【正文】 VB）的時序控制信號中斷控制單元EINT[23:0]I外部中斷請求DMAnXDREQ[1:0]I外部DMA請求nXDACK[1:0]O外部DMA應答異步串行口RXD[2:0]I異步串行口接收數(shù)據(jù)輸入TXD[2:0]O異步串行口發(fā)送數(shù)據(jù)輸出nCTS[1:0]I輸入信號，被清零時，發(fā)送數(shù)據(jù)nRTS[1:0]O輸出信號，請求發(fā)送UEXTCLKI異步串行口時鐘信號ADCAIN[7:0]AIADC輸入信號[7:0]。如果不使用，該引腳接地VrefAIADC參考電壓IIC總線IICSDAIOIIC總線數(shù)據(jù)IICSCLIOIIC總線時鐘IIS總線I2SLRCKIOIIS總線通道選擇時鐘I2SSDOOIIS總線串行數(shù)據(jù)輸出I2SSDIIIIS總線串行數(shù)據(jù)輸入I2SSCLKIOIIS總線串行時鐘CDCLKOCODEC系統(tǒng)時鐘觸摸屏nXPONOX軸正端開關控制信號XMONOX軸負端開關控制信號nYPONOY軸正端開關控制信號YMONOY軸負端開關控制信號USB主設備DN[1:0]IOUSB 主設備的DATA（）信號（需下拉電阻15K）DP[1:0]IOUSB 主設備的DATA（+）信號（需下拉電阻15K）USB從設備PDN0IOUSB 從設備的DATA（）信號（需下拉電阻470K）PDP0IOUSB 從設備的DATA（+）信號（）SPISPIMISO[1:0]IO當SPI配置為總線上的主設備，SPIMISO是主設備的數(shù)據(jù)輸入線。如果SPI配置為總線上的從設備，則成為設備的數(shù)據(jù)輸出線。SPIMOSI[1:0]IO當SPI配置為總線上的主設備，SPIMISO是主設備的數(shù)據(jù)輸出線。如果SPI配置為總線上的從設備，則成為設備的數(shù)據(jù)輸入線。SPICLK[1:0]IOSPI 時鐘nSS[1:0]ISPI 片選（針對從設備模式）SDSDDAT[3:0]IOSD接收/發(fā)送數(shù)據(jù)SDCMDIOSD接收回應/發(fā)送命令SDCLKOSD時鐘General PortGPn[116:0]IO通用輸入/輸出端口（其中一些只能用作輸出）TIMMER/PWMTOUT[3:0]O定時器輸出[3:0]TCLK[1:0]I外部定時器時鐘輸入JTAG TEST LOGICnTRSTInTRST（TAP控制器復位）開始時復位TAP控制器。如果使用調試器，需要連接一個10K的上拉電阻。如果不適用調試器，nTRST引腳必須輸入一個低電平脈沖（一般連接到nRESRT）TMSITMS（TAP控制器模式選擇）控制TAP控制器狀態(tài)序列。TMS 引腳需要連接一個10K的上拉電阻。TCKITCK（TAP控制器時鐘）為JTAG邏輯提供時鐘輸入。TCK 引腳需要連接一個10K的上拉電阻。TDIITDI（TAP控制器數(shù)據(jù)輸入）測試指令和數(shù)據(jù)串行輸入。TDI 引腳需要連接一個10K的上拉電阻。TDOOTDO（TAP控制器數(shù)據(jù)輸出）測試指令和數(shù)據(jù)的串行輸出。Reset,Clockamp。PowernRESETSTnRESET信號將掛起任何操作，并將S3C2410帶入一個可知的復位狀態(tài)。一個有效的復位信號，必須是在處理器電源穩(wěn)定之后，將nRESET保持至少4個FCLK的時間。nRSTOUTO外部設備復位控制（nRSTOUT= nRESETamp。nWDTRSTamp。SW_RESET）PWRENO 內核電壓開關控制信號nBATT_FLTI電池狀態(tài)探測器（不能夠在掉電模式下，因電量低而喚醒處理器）如果它不使用，必須接高電平（）OM[3:2]IOM[3:2]決定采用哪種時鐘。OM[3:2]=00b，晶振用于MPLL CLK時鐘源和UPLL CLK時鐘源。OM[3:2]=01b，晶振用于MPLL CLK時鐘源，EXTCLK用于UPLL CLK時鐘源。OM[3:2]=10b，EXTCLK用于MPLL CLK時鐘源，晶振用于UPLL CLK時鐘源。OM[3:2]=11b, EXTCLK用于MPLL CLK時鐘源和UPLL CLK時鐘源EXTCLKI外部時鐘源OM[3:2]=00b，EXTCLK用于UPLL CLK時鐘源。OM[3:2]=10b，EXTCLK用于MPLL CLK時鐘源，晶振用于UPLL CLK時鐘源。OM[3:2]=11b, EXTCLK用于MPLL CLK時鐘源和UPLL CLK時鐘源如果它不使用，必須接高電平（）XTIpIIAI內部振蕩電路的晶振輸入OM[3:2]=00b，用于MPLL CLK時鐘源和UPLL CLK時鐘源。OM[3:2]=01b，用于MPLL CLK時鐘源OM[3:2]=10b, 用于UPLL CLK時鐘源 如果它不使用，XTIpII必須接高電平（）XTOpIIO內部振蕩電路的晶振輸出OM[3:2]=00b，用于MPLL CLK時鐘源和UPLL CLK時鐘源。OM[3:2]=01b，用于MPLL CLK時鐘源OM[3:2]=10b, 用于UPLL CLK時鐘源如果它不使用，必須浮空MPLLCAPAI主時鐘的環(huán)路濾波電容UPLLCAPAIUSB時鐘的環(huán)路濾波電容XTIrtcAI。如果不被使用，必須接高電平（RTCVDD=）XTOrtcO。如果不被使用它必須設為懸空。CLKOUT[1:0]O時鐘輸出信號。MISCCR寄存器的CLKSEL域設定了時鐘輸出的模式，包括：MPLL CLK,UPLL CLK,FCLK,HCLK和PCLK電源VDDalivePS3C2410復位電路和端口狀態(tài)寄存器電源（）。無論是正常模式還是掉電模式它都應該始終提供電源VDDi/VDDiarmPS3C2410的CPU內核邏輯電源（）VSSi/VSSiamPS3C2410內核邏輯VSSVDDi_MPLLPS3C2410MPLL 模擬和數(shù)字 VDD()VSSi_MPLLPS3C2410MPLL 模擬和數(shù)字 VSSVDDOPPS3C2410I/O口VDD（）VDDMOPPS3C2410存儲器I/O口VDD（）：SCLK最高133MHzVSSMOPPS3C2410存儲器I/O口VSSRTCVDDPRTCVDD(, )（如果RTC不使用它必須連接到電源）VDDi_UPLLPS3C2410UPLL 模擬和數(shù)字 VDD()VSSi_UPLLPS3C2410UPLL 模擬和數(shù)字 VSSVDDA_ADCPS3C2410ADCVDD（）VSSA_ADCPS3C2410ADCVSS東華理工大學畢業(yè)設計（論文） 附錄2附錄2核心板引腳功能引腳標號功能備注A1OM0啟動方式選擇接地：NAND Flash 啟動方式（OM[1:0]=00）懸空：Bank0啟動方式（16bit）A2nRSTIN手動復位控制輸入接一個復位按鍵到地，用于手動復位；或者懸空此引腳A3nRSTOUT復位信號輸出低電平有效的復位信號A4nTRSTJTAG仿真調試接口信號nTRST、TCK、TDI和TMS需要接上拉電阻（如10K）A5TMSA6TCKA7TDIA8TDOA9GND電源地A10LADDR0地址總線A11LADDR1A12LADDR2A13LADDR3A14LADDR4A15LADDR5A16LADDR6A17LADDR7A18LADDR8A19LADDR9A20LADDR10A21LADDR11A22LADDR12A23LADDR13A24LADDR14A25LADDR15A26LADDR16A27LADDR17A28LADDR18A29LADDR19A30LADDR20A31LADDR21A32LADDR22A33LADDR23A34LADDR24A35LADDR25A36LADDR26A37LnGCS1S3C210的6個Bank片選信號支持ROM、SRAM（LnGCS6被核心板用來擴展SDRAM存儲器）A38LnGCS2A39LnGCS3A40LnGCS4A41LnGCS5A42LnGCS7A43LnGCS0S3C210的LnGCS0片選信號（可用于啟動引導）當核心板沒有NOR Flash 時，此片選信號方可使用A44LnWBE0寫字節(jié)使能A45LnWBE1A46LnWBE2A47LnWBE3A48nXDACK0外部DMA應答與nXDREQ[1:0]配合使用A49nXDACK1A50GND電源地B1LDATA0數(shù)據(jù)總線（驅動前）B2LDATAB3LDATA2B4LDATA3B5LDATA4B6LDATA5B7LDATA6B8LDATA7B9LDATA8B10LDATA9B11LDATA10B12LDATA11B13LDATA12B14LDATA13B15LDATA14B16LDATA15B17LDATA16B18LDATA17B19LDATA18B20LDATA19B21LDATA20B22LDATA21B23LDATA22B24LDATA23B25LDATA24B26LDATA25B27LDATA26B28LDATA27B29LDATA28B30LDATA29B31LDATA30B32LDATA31B33LnWE寫字節(jié)使能B34LnOE讀字節(jié)使能B35nXBACK總線占用應答B(yǎng)36nXBREQ總線占用請求B37nWAIT等待信號用來請求延長總線周期B38nXDREQ0外部DMA請求與nXDACK[1:0]配合使用B39nXDREQ1B40TOUT0定時器輸出定時器/PWM單元B41TOUT1B42TOUT2B43TOUT3B44TCLK0外部計數(shù)輸入B45XMON觸摸屏控制線與2個ADC輸入引腳配合使用，實現(xiàn)觸摸屏輸入B46YMONB47nXPONB48nYPONB49GND電源地B50GND電源地A51I2SLRCKIIS總線A52I2SSDIA53I2SSDOA54I2SSCLKA55CDCLKA56I2CSCLIC總線A57I2CSDAA58SDCLKSD卡主接口A59SDCMDA60SDDATA0A61SDDATA1A62SDDATA2A63SDDATA3A64nSSSPI0SPI0接口SPI接口A65SPIMISO0A66SPIMOSI0A67SPICLK0A68nSSSPI1SPI1接口A69SPIMISO1A70SPIMOSI1A71SPICLK1A72CLKOUT0時鐘輸出A73CLKOUT1A74nRTS0請求發(fā)送、發(fā)送允許（被清零時，可以發(fā)送數(shù)據(jù)）異步串行口（UART）A75nCTS0A76TXD0UART0A77RXD0A78TXD1UART1A79RXD1A80TXD2UART2異步串行口（UART）A81RXD2A82UCLK異步串行口時鐘信號A83GND電源地A84EINT0外部中斷A85EINT1A86EINT2A87EINT3A88EINT4A89EINT5A90EINT6A91EINT7A92EINT8A93EINT9A94EINT16A95EINT17A96EINT18A97EINT19A98GND電源地A99GNDA100VCC_+5V5V電源B51VD0LCD數(shù)據(jù)總線LCD數(shù)據(jù)總線用于LCD顯示控制B52VD1B53VD2B54VD3B55VD4B56VD5B57VD6B58VD7B59VD8B60VD9B61VD10B62VD11B63VD12B