【正文】 于 Verilog HDL 設(shè)計(jì)一個(gè) AES 加密電路。其次，本文將 AES 加密電路進(jìn)行了模塊劃分，就 Verilog HDL 描述及Modelsim 仿真作了一一介紹。 Algorithm 。加密技術(shù)不僅局限于計(jì)算機(jī)范疇，現(xiàn)在已經(jīng)涉及到生物醫(yī)療、國(guó)防、航天等等領(lǐng)域。因此，從 1997年 1 月開始，美國(guó)國(guó)家標(biāo)準(zhǔn)與技術(shù)研究所 （ NIST） 高瞻遠(yuǎn)矚地開始征集新一代的加密標(biāo)準(zhǔn)，并在 20xx年 11 月公布了高級(jí)數(shù)據(jù)加密標(biāo)準(zhǔn) （ AES） ，從此確立了 AES 加密算法在數(shù)據(jù)加密算法領(lǐng)域不可動(dòng)搖的地位。為了使用戶的數(shù)據(jù)得到保護(hù)，運(yùn)用高效的算法和協(xié)議對(duì)數(shù)據(jù)進(jìn)行加密和認(rèn)證的技術(shù)被稱為密碼編碼技術(shù)，相反，通過分析算法和協(xié)議，進(jìn)行各種攻擊從而達(dá)到破解密碼的目的的行為稱為密碼分析技術(shù)。 本文的主要研究對(duì)象是傳統(tǒng)的基于數(shù)學(xué)的密碼理論。 1976 年 ，在美國(guó)斯坦福大學(xué)這個(gè)自由的學(xué)術(shù)天堂， Diffie 和 Hellman 提出了具有建設(shè)性意義的公鑰密碼的思想，時(shí)至今日，公鑰密碼早已經(jīng)早已傳遍大江南北，在全球范圍內(nèi)廣泛流傳，大量的應(yīng)用使其不斷發(fā)展，這過程中公鑰密碼又得到了長(zhǎng)足的發(fā)展，并向下衍生出許多版本， RSA 和 Rabin 體制、DiffieHellman 和 ElGamal 體制等等。 然而，在瞬息萬變的今天，新生事物層出不窮，計(jì)算機(jī)領(lǐng)域的更新?lián)Q代速率更是驚人的快。因此，新的加密算法的升級(jí)換代迫在眉睫。 課題主要研究?jī)?nèi)容 設(shè)計(jì)流程的介紹 要設(shè)計(jì)一個(gè) AES 加密電路，其核心就是 AES 加密算法的實(shí)現(xiàn)。在完成基本設(shè)計(jì)后，使用 SYNOPSYS 的 DC 和 ASTRO 進(jìn)行 綜合以及 自動(dòng)布圖設(shè)計(jì)， 最后 利用 CADENCE 進(jìn)行模擬和驗(yàn)證。 缺點(diǎn)：安全性能堪憂，處理速率不高，運(yùn)行效率較低。 [7]對(duì)比這兩種實(shí)方法的優(yōu)缺點(diǎn)如表 11 所示。另外，由于本次畢設(shè)的最終要求是完成版圖的設(shè)計(jì)，所有工作都是基于模擬層面， 不需要制作出昂貴的板子，所以課題要求選擇用抗干擾能力更強(qiáng)的 ASIC 方法來實(shí)現(xiàn)AES 加密電路。分組密碼的設(shè)計(jì)思想就是把密鑰擴(kuò)展算法從加密算法的整體中分割出來，密鑰的擴(kuò)展不收加密算法的影響。 圖 21 迭代型分組密碼結(jié)構(gòu) 從結(jié)構(gòu)上來看的話，迭代型分組密碼又可以往下細(xì)分成三大類，包括 Feistel 結(jié)構(gòu)、 SP 結(jié)構(gòu)以 及其它結(jié)構(gòu)。結(jié)構(gòu)非常簡(jiǎn)單，便于分析。 AES 加密算法的數(shù)學(xué)理論 含有有限個(gè)元素的域 有限域的，我們把它定義成一個(gè)域中包含的要素的個(gè)數(shù)是有限的，且這個(gè)集合中單個(gè)要素的個(gè)數(shù)我們將它定義成有限域的階。 012211)( . .. bxbxbxbb nnnnx ????? ???? ， Fbi? () 由式（ ）我們可以看出，以一個(gè) 8 位的數(shù)據(jù)為例，轉(zhuǎn)換后的多項(xiàng)式如式 所示。 舉個(gè)例子，十六進(jìn)制數(shù) {A3}? {89}多項(xiàng)式計(jì)算如（ ）所示。因此，多項(xiàng)式 )(xa和 )(xb 的乘積表示為模約化多項(xiàng)式 )(xm 下多項(xiàng)式的代數(shù)乘積 [7]。那么乘積結(jié)果減 )(xm ，與 16 進(jìn)制數(shù) {1B} 異或。它由兩個(gè)子轉(zhuǎn)換組成 。表中數(shù)據(jù)的大小是 8 位 16*16即 256 x 8 位的 ROM，數(shù)據(jù)規(guī)模不大，可以以一個(gè)簡(jiǎn)單的方式與現(xiàn)代設(shè)計(jì)工具相結(jié)合。根據(jù) Rijndael,AES應(yīng)用了多項(xiàng)式 1348)( ????? xxxxm x 。以下列舉兩個(gè)方法： (1)結(jié)合表 21 進(jìn)行查表； (2)使用 CAD 工具優(yōu)化邏輯功能，合成并優(yōu)化邏輯函數(shù)，計(jì)算元素的反演 )(28GF 。這種方法既吸引了 ()的技術(shù)，又和 ()中的許多有用的想法相一致。然而，總的來，我們必須把 )2( kGF 中的元素映射到mnGF )2( ，其中 mnk? 。 1010000010101100110100100111000011000110010100100000101011011101?T ,00100100111011101010010001011010101100100111001010110000010100011 ??T ()() 上圖左側(cè) 的元素在上面的矩陣 中 表示最低有效位。 令數(shù)據(jù)字節(jié)表示成cbxbcA ??? }{ ，那么 qpxpqAB ???? ? }{1 。字節(jié)替換計(jì)算也是 KeyScheduling 計(jì)算過程所需的關(guān)鍵。 S 盒如表 21 所示。 這種 輪密鑰用于加密或解密的數(shù)據(jù)轉(zhuǎn)換是動(dòng)態(tài)計(jì)算。因此，可想而知在我們現(xiàn)實(shí)生活的應(yīng)用中，所要加密的明文位寬不可能完全一致，有可能高于或低于分組長(zhǎng)度，鑒于現(xiàn)實(shí)應(yīng)用的多樣性， AES 加密算法就有必要應(yīng)用不同的工作模式，這樣才能達(dá)到最優(yōu)的工作效率。由于篇幅有限，本文只對(duì)以上幾種工作模式作簡(jiǎn)要說明。該模式的流水線是串行模式，加密結(jié)構(gòu)牽一發(fā)而動(dòng)全身，明文分組的一絲變化，都會(huì)導(dǎo)致密文分組的連鎖反應(yīng)。 4) 輸出反饋模式（ OFB） 輸出反饋模式相較于 CFB，變塊密碼為流密碼就是輸出反饋模式最大的特點(diǎn)，其它基本與 CFB 模式相仿。 ③密鑰加層：進(jìn)行輪密鑰加變換（ AddRoundKey），控制子密鑰的產(chǎn)生，使明文與擴(kuò)展出的密鑰更有效地結(jié)合。解密過程中，對(duì)字節(jié)代換、行移位變換和列混淆變換，它們分別使用相對(duì)應(yīng)的逆函數(shù)。 圖 23 明文分組長(zhǎng)度為 128bit，輪數(shù)為 10 的 AES 加、解密流程圖 輪密相加 明 文 輪密相加 字節(jié)代換 行變換 列變換 輪密相加 字節(jié)代換 行變換 列變換 輪密相加 字節(jié)代換 行變換 輪密相加 逆向行變換 逆向字節(jié)代換 輪密相加 逆向列變換 逆向行變換 逆向字節(jié)代換 輪密相加 逆向列變換 輪密相加 逆向字節(jié)代換 逆向行變換 擴(kuò)展密鑰 密 鑰 明 文 密 文 密 文 第一輪 第九輪 第十輪 第一輪 第九輪 第十輪 …… …… 東南大學(xué)成賢學(xué)院畢業(yè)論文 12 本章總結(jié) 本章節(jié)著重介紹了 AES 加密算法的工作原理，從其數(shù)學(xué)理論基礎(chǔ)，到 AES 加密算法的模塊介紹，再到其總體工作流程的剖析，全方位地展示了 AES 加密算法的基本結(jié)構(gòu)。 東南大學(xué)成賢學(xué)院畢業(yè)論文 13 第三章 AES 算法模塊的設(shè)計(jì)及仿 真 開發(fā)環(huán)境介紹 硬件描述語言 (HDL)介紹 硬件描述語言即 Hardware Description Language，簡(jiǎn)稱 HDL。硬件描述語言發(fā)展至今，已經(jīng)衍生出了多種針對(duì)于不同應(yīng)用目的硬件描述語言。相比較于其它仿真軟件， Modelsim 只靠著一個(gè)內(nèi)核就可以同時(shí)兼容 VHDL、Verilog HDL 兩種語言的仿真，這一優(yōu)勢(shì)可謂獨(dú)樹一幟， 無人能及。 Key Expansion 模塊是密鑰擴(kuò)展模塊，主要作用是完成密鑰的擴(kuò)展和子密鑰的輸出。 AES 加密電路仿真波形如圖 33 所示。位變換模塊外部接口如圖 35 所示。MixColumns 是列的變換，它包括 word_mixcolumn 模塊，然而每個(gè) word_mixcolumn 又包括 4 個(gè)byte_mixcolumn。 clk reset start_i data_i[127...0] decrypt_i sbox_data_i[7...0] ready_o data_o[127...0] sbox_data_o[7...0] sbox_decrypt_o 東南大學(xué)成賢學(xué)院畢業(yè)論文 17 圖 38 列混合變換過程 圖 39 列混合變換 Mixcolumns 模塊外部接口 圖 310 列混合變換 Mixcolumns 模塊仿真波形 密 鑰擴(kuò)展模塊設(shè)計(jì) keysched 密鑰擴(kuò)展模塊是整個(gè) AES 加密電路中比不可少的一部分， AES 算法的可靠性就是依賴于密鑰的保密程度。 非并行擴(kuò)展：子密鑰生成和輪運(yùn)算過程是不同步的，密鑰擴(kuò)展模塊單獨(dú)運(yùn)行，并將生成的各輪子密鑰進(jìn)行存儲(chǔ)，然后供各輪加解密運(yùn)算使用。密鑰擴(kuò)展模塊狀態(tài)機(jī)及外部接口分別如圖 31312 所示，仿真波形如圖 313 所示。 000 100 001 010 011 clk reset start_i last_key_i[127...0] round_i[3...0] sbox_data_i[7...0] ready_o sbox_access_o sbox_data_o[7...0] sbox_decrypt_o new_key_o[127...0] 東南大學(xué)成賢學(xué)院畢業(yè)論文 19 圖 314 Testbench 驗(yàn)證原理圖 圖 315 Testbench 仿真波形 AES 1 AES 2 激 勵(lì) 算法轉(zhuǎn)換 檢 查 輸 出 結(jié) 果 東南大學(xué)成賢學(xué)院畢業(yè)論文 20 第四章 AES 加密系統(tǒng)的綜合與布局 布線 綜合及布線開發(fā)工具的介紹 Synopsys DC Design Compile，簡(jiǎn)稱 DC，它是 synopsys 的綜合軟件和優(yōu)化工具，它能夠把寄存器 (RTL)級(jí)的代碼轉(zhuǎn)化為門級(jí)網(wǎng)表。映射：綜合器根據(jù)外部施加的一定條件（包括時(shí)序和電路面積的限制等），從已知的工藝庫中搜索符合條件的元器件來組成實(shí)際電路。 得益于 Synopsys 的兩項(xiàng)新技術(shù)（ PhySiSys和 Milkyway DUO 結(jié)構(gòu) ）， Astro 擁有優(yōu)秀的優(yōu)化及布局布線能力。 DC 生成的門級(jí)電路和報(bào)告 如圖 4 4 4 44 所示，為 DC 綜合后的門級(jí)電路圖。所有的這一切都是信息化時(shí)代最鮮明的標(biāo)志，與此同時(shí)，數(shù)據(jù)的安全性越來越被人們重視，不能保證數(shù)據(jù)的安全，信息化就只能舉步維艱。 通過查閱資料，對(duì) AES 加密算法進(jìn)行了從數(shù)學(xué)基礎(chǔ)到算法流程的詳細(xì)的研究，并將 AES 加密算法分成 7 個(gè)模塊。 AES 是經(jīng)過長(zhǎng)期的實(shí)踐經(jīng)驗(yàn)檢驗(yàn)的現(xiàn)今最高 的加密標(biāo)準(zhǔn)。當(dāng)我終于從考研、畢設(shè)、找工作這一件件瑣事中抽身而出時(shí)，才發(fā)現(xiàn) 四年的大學(xué)生活已然走到盡頭。其次還要感謝陳煥駒同學(xué)，由于我們的課題都是關(guān)于 AES 加密算法，畢設(shè)過程中遇到好多問題，都是在相互討論中才得以解決的。 Choomchuay, S. A FPGA design of AES core Architecture for portable hard disk [C]. Proc of Eighth International Joint Conference on Computer Science and Software Engineering , 20xx. 223 – 228. [6] 新一代數(shù)據(jù)加密標(biāo)準(zhǔn) —— AES，王先培，張愛菊，熊平，張?。ㄎ錆h大學(xué)電子信息學(xué)院， 武漢 430072） [7] 針對(duì) AES 加密算法的研究及其 FPGA 實(shí)現(xiàn)，王亮，上海師范大學(xué)， 20xx [8] AES 加密算法的 FPGA 高速設(shè)計(jì) ,邵金祥 ,西南石油學(xué)院， 20xx [9] FPGA 系統(tǒng)設(shè)計(jì)與實(shí)踐，黃智偉主編，電子工業(yè)出版社， 20xx [10] 集成電路設(shè)計(jì)寶典，李貴宏、謝世鍵編著，電子工業(yè)出版社， 20xx [11] 簡(jiǎn)評(píng) AES 工作模式，吳文玲，中國(guó)科學(xué)院軟件研究所，中國(guó)科學(xué)院信息安全技術(shù)工程 研究中心 [12] CMOS 電路設(shè)計(jì)布局與仿真， [美 ] Baker 等著，陳中建主譯，機(jī)械工業(yè)出版社， 20xx [13] LIB: CSMC Mixed Signal Analog Process Design Kit CADC0001 6A11 [14] 基于 AES 算法的 FPGA 實(shí)現(xiàn)技術(shù)研究，張悅，段哲民，吳曉成，西北工業(yè)大學(xué) [15] 加密算法的四種主要模式，何畏，合肥工業(yè)大學(xué)管理學(xué)院， 230009