eda實現(xiàn)多功能數(shù)字鐘課程設(shè)計-預覽頁
【正文】 驗證了本模塊的邏輯功能(5)整點報時模塊對該圖進行編譯及波形仿真如下 由仿真圖波形圖可以看出，當為59分51秒53秒55秒57秒時，以低音報時，當以59分59秒時以高音報時。七、下載 添加譯碼模塊后的原理圖 選用芯片分配引腳號對器件進行下載 在電腦上安裝實驗板驅(qū)動然后下載模塊進行驗證時鐘功能。后來反復的檢查就成功了。后來就將分鐘、時鐘的模塊換成了用圖形仿真進行打包然后級聯(lián)在進行下載顯示效果，效果是成功的。 心得體會：縱使有很多問題，但最終都被解決了，雖然有的問題是和同學討論解決的，有些東西是請教老師的但還是很高興的。十、結(jié)束語通過這次VHDL課程設(shè)計，我學到了很多，對于原本掌握的不好的數(shù)字邏輯相關(guān)知識，在課程設(shè)計具體實踐中有了很深刻的認識，在對于QuartusП的操作上也有很大的提高，增加了操作的熟練程度，現(xiàn)在我已經(jīng)有信心做任何的設(shè)計課題。 input ncR,CLOCK_50,s。 divn (.WIDTH(26),.N(50000000)) u0(.clk(CLOCK_50), .rst_n(ncR), .o_clk(_1HzOut) )。 endmodulemodule divn(o_clk,clk,rst_n)。 parameter N=6。 reg clk_n。 else t_p=t_p+1。 end always (negedge clk or negedge rst_n) begin if(!rst_n) t_n=0。 else if(t_n(N1)) clk_n=1。h1: dout_0 = 739。b010_0100。 // 5 1 439。h5: dout_0 = 739。b000_0010。 // 4 2 439。h9: dout_0 = 739。b000_1000。 439。hd: dout_0 = 739。b000_0110。 439。h1: dout_1 = 739。b010_0100。 // 5 1 439。h5: dout_1 = 739。b000_0010。 // 4 2 439。h9: dout_1 = 739。b000_1000。 439。hd: dout_1 = 739。b000_0110。 439。h1: dout_2 = 739。b010_0100。 // 5 1 439。h5: dout_2 = 739。b000_0010。 // 4 2 439。h9: dout_2 = 739。b000_1000。 439。hd: dout_2 = 739。b000_0110。 439。h1: dout_3 = 739。b010_0100。 // 5 1 439。h5: dout_3 = 739。b000_0010。 // 4 2 439。h9: dout_3 = 739。b000_1000。 439。hd: dout_3 = 739。b000_0110。 439。h1: dout_4 = 739。b010_0100。 // 5 1 439。h5: dout_4 = 739。b000_0010。 // 4 2 439。h9: dout_4 = 739。b000_1000。 439。hd: dout_4 = 739。b000_0110。 439。h1: dout_5 = 739。b010_0100。 // 5 1 439。h5: dout_5 = 739。b000_0010。 // 4 2 439。h9: dout_5 = 739。b000_1000。 439。hd: dout_5 = 739。b000_0110。 439。h1: dout_6 = 739。b010_0100。 // 5 1 439。h5: dout_6 = 739。b000_0010。 // 4 2 439。h9: dout_6 = 739。b000_1000。 439。hd: dout_6 = 739。b000_0110。 439。h1: dout_7 = 739。b010_0100。 // 5 1 439。h5: dout_7 = 739。b000_0010。 // 4 2 439。h9: dout_7 = 739。b000_1000。 439。hd: dout_7 = 739。b000_0110。 439。電子技術(shù)基礎(chǔ)數(shù)字部分(第五版).高等教育出版社，2006年[2]、 ，2003[3]、[4]、姜雪松，吳鈺淳，：機械工業(yè)出版社，2007[5]、
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1