【正文】 Sr。 其主要步驟如下： ① 通過自適應 逆 量化 器 和自適應預測得到 qd 和 PS 。 VII 三： 測試與驗證 主要采用 Matlab 來驗證 ADPCM 的結果，以及和 Modlsim 來聯(lián)合仿真。其代碼如下： t=0:pi/50:2*pi。 其中 adpcm_encoder( )為 ADPCM 的編碼模塊，代碼見附錄 1，而 adpcm_decoder( )為 ADPCM 的解碼模塊，其代碼也見附錄 1。 圖 ADPCM解碼 輸入與輸出波形的差 值如圖 。仿真測試 verilog 代碼和編碼器的代碼見附錄 2。 四：總結與展望 通過 matlab 仿真和 modelsim 的仿真，能夠證明此次設計基本符合語音編解碼的期望和結果。利用 verilog 設計 ADPCM 編解碼器的硬件電路 ，通過對 modelsim 仿真測試激勵文件的描寫和 verilog 編程語言的學習， 對設計的 verilog 模型進行時序仿真驗證。 StepSizeTable = [7, 8, 9, 10, 11, 12, 13, 14, 16, 17, 19, 21, 23, 25, 28, 31, 34, 37, 41, 45, 50, 55, 60, 66, 73, 80, 88, 97, 107, 118, 130, 143, 157, 173, 190, 209, 230, 253, 279, 307, 337, 371, 408, 449, 494, 544, 598, 658, 724, 796, 876, 963, 1060, 1166, 1282, 1411, 1552, 1707, 1878, 2066, 2272, 2499, 2749, 3024, 3327, 3660, 4026, 4428, 4871, 5358, 5894, 6484, 7132, 7845, 8630, 9493, 10442, 11487, 12635, 13899, 15289, 16818, 18500, 20350, 22385, 24623, 27086, 29794, 32767]。 n = 1。 step = StepSizeTable(index)。 diff = diff。 end tempstep = bitshift(tempstep, 1)。 if (diff = tempstep) code = bitor(code, 1)。 end if (bitand(code, 1)) diffq = diffq + bitshift(step, 2)。 elseif (predsample 32768) predsample = 32768。 end prevsample = predsample。 End 解碼模塊 function raw_y = adpcm_decoder(adpcm_y) IndexTable = [1, 1, 1, 1, 2, 4, 6, 8, 1, 1, 1, 1, 2, 4, 6, 8]。 Ns = length(adpcm_y)。 step = StepSizeTable(index)。 end if (bitand(code, 2)) diffq = diffq + bitshift(step, 1)。 end if (predsample 32767) predsample = 32767。 end if (index 89) index = 89。 n = n + 1。 input CLK。 reg tai。 reg signed[7:0] index。 start = 0。 index = 0。 sb=1。 end else code[2] = 0。 end else code[1] = 0。 end else begin CODEOUT[0] = code[0]。 index =index + IndexTable(code)。 start = 0。 case(index_a) 339。d01:IndexTable = 839。hFF。 339。 339。 default:IndexTable = 839。 case(Index) 839。d01:StepSizeTable= 1639。d9。 839。d05:StepSizeTable= 1639。d13。 839。d09:StepSizeTable= 1639。d19。 839。d13:StepSizeTable= 1639。d28。 839。d17:StepSizeTable= 1639。d41。 839。d21:StepSizeTable= 1639。d60。 839。d25:StepSizeTable= 1639。d88。 839。d29:StepSizeTable= 1639。d130。 839。d33:StepSizeTable= 1639。d190。 839。d37:StepSizeTable= 1639。d279。 839。d41:StepSizeTable= 1639。d408。 839。d45:StepSizeTable= 1639。d598。 839。d49:StepSizeTable= 1639。d876。 839。d53:StepSizeTable= 1639。d1282。 839。d57:StepSizeTable= 1639。d1878。 839。d61:StepSizeTable= 1639。d2749。 839。d65:StepSizeTable= 1639。d4026。 839。d69:StepSizeTable= 1639。d5894。 839。d73:StepSizeTable= 1639。d8630。 839。d77:StepSizeTable= 1639。d12635。 839。d81:StepSizeTable= 1639。d18500。 839。d85:StepSizeTable= 1639。d27086。 839。d7。 input CLK。 reg signed [15:0] de_predsample,diffq。 reg state。 initial begin state = 0。 de_predsample = 0。 sb = CODEIN[3]。 if(sb) de_prevsample = de_predsamplediffq。 de_predsample= de_prevsample[15:0]。 if (de_index88) de_index=88。 input[2:0] de_index_a。 XXII 339。d02:de_index_adjust = 839。hFF。d05:de_index_adjust = 4。d07:de_index_adjust = 8。 input[7:0] table_de_index。 839。d02:de_step_table = 1639。d10。 839。d06:de_step_table = 1639。d14。 839。d10:de_step_table = 1639。d21。 839。d14:de_step_table = 1639。d31。 839。d18:de_step_table = 1639。d45。 839。d22:de_step_table = 1639。d66。 839。d26:de_step_table = 1639。d97。 839。d30:de_step_table = 1639。d143。 839。d34:de_step_table = 1639。d209。 839。d38:de_step_table = 1639。d307。 839。d42:de_step_table = 1639。d449。 839。d46:de_step_table = 1639。d658。 839。d50:de_step_table = 1639。d963。 839。d54:de_step_table = 1639。d1411。 839。d58:de_step_table = 1639。d2066。 839。d62:de_step_table = 1639。d3024。 839。d66:de_step_table = 1639。d4428。 839。d70:de_step_table = 1639。d6484。 839。d74:de_step_table = 1639。d9493。 839。d78:de_step_table = 1639。d13899。 839。d82:de_step_table = 1639。d20350。 839。d86:de_step_table = 1639。d29794。 default:de_step_table = 1639。對本研究提供過幫助和做出過貢獻的個人或集體，均已在文中作了明確的說明并表示了謝意。對本文的研究做出重要貢獻的個人和集體，均已在文中以明確方式標明。 涉密論文按學校規(guī)定處理。圖表整潔，布局合理，文字注釋必須使用工程字書寫，不準用徒手畫 3）畢業(yè)論文須用 A4 單面打印，論文 50 頁以上的雙面打印 4）圖表應繪制于無格子的頁面上 5）軟件工程類課題應有程序清單，并提供電子文檔 1）設計（論文） 2）附件：按照任務書、開題報告、外文譯文、譯文原文（復印件）次序裝訂 3）其它