電容器的寄生作用與雜散電容（doc13）-經(jīng)營(yíng)管理-預(yù)覽頁
【正文】 想 ”電容器不同， “實(shí)際 ”電容器用附加的 “寄生 ”元件或 “非理想 ”性能來表征，其表現(xiàn)形式為電阻元件和電感元件，非線性和介電存儲(chǔ)性能。 問：那么表征非理想電容器性能的最重要的參數(shù) 有哪些 ?答：最重要的參數(shù)有四種：電容器泄漏電阻 RL(等效并聯(lián)電阻 EPR)、等效串聯(lián)電 阻 (ESR)、等效串聯(lián)電感 (ESL)和介電存儲(chǔ) (吸收 )。最適合用于交流耦合及電荷存儲(chǔ)的電容器是聚四氟乙烯電容器和其它聚脂型 (聚丙烯、聚 苯乙烯等 )電容器。但對(duì)精密高阻抗、小信號(hào)模擬電路不會(huì)有很大的影響 。其原因是用子精密模擬電路中的晶體管在過渡頻率 (transition freque ncie s)擴(kuò)展到幾百兆赫或幾吉赫的情況下，仍具有增益，可以放大電感值很低的諧振信號(hào)。這種結(jié)構(gòu)的電容具有相當(dāng)大的 自 感，而且當(dāng)頻率只要超過幾兆赫時(shí)主要起電感的 作用。另外，圓片陶 瓷電容器，雖然價(jià)格不太貴，但有時(shí)電感很大。損耗因數(shù)定義為電容器每周期損耗 能量與儲(chǔ)存能量之比。介質(zhì)吸收是 一種有滯后性質(zhì)的內(nèi)部電荷分布，它使快速放電然后開路的電容器恢復(fù)一部分電荷，見圖 14. 4。這類電容器介質(zhì)吸收率很低 (典型值＜ 0?01%)。除了關(guān)鍵集成電路以外，一般不必每個(gè)集成電路都接一個(gè) 鉭電容器。 為了消除引腳電感，理想的高頻去耦電容器應(yīng)該使用表面安裝元件。使用低電感電容器 (單片陶瓷電容器 )C，電容器受到損害、外形尺寸大、電感高 聚丙烯電容器 0?001%～ 0?0 2%價(jià)格便宜、 DA 很低、電容值范圍寬溫度高于 +105176。問：什么是雜散電容 ?答：像平行板電容器一樣， (見圖14?6)不論什么時(shí)候 ，當(dāng)兩個(gè)導(dǎo)體彼此非?？? 近 (尤其是當(dāng)兩個(gè)導(dǎo)體保持平行時(shí) )，便產(chǎn)生雜散電容。通過實(shí)例說明如何用上述電容公式計(jì)算印制線路板相對(duì)面上的導(dǎo)電條產(chǎn)生的雜散電容 。最好的辦法只能設(shè)法將雜散電容對(duì)電路的影 響減到最小。如果我們幾乎或不能控制 V N ，或不能改變電路阻抗 Z 1 的位置，那么最好的解決方法是插入一 個(gè)法拉弟屏蔽。這種 DIP封裝，在陶瓷封裝的頂上有 一小塊方形的導(dǎo)電可伐合金蓋，這塊可伐合金蓋又被焊接到一個(gè)金屬圈 (metallized rim)上 (見圖14?10)。側(cè)面鍍銅陶瓷 DIP封裝，有時(shí)有隔離的可伐合金 蓋 為了接地可將引線焊接到可伐合金蓋上 (這樣做不會(huì)損壞 芯片，因?yàn)樾酒c可伐合金蓋 之間熱和電氣隔離 )。在集成電路芯片的接合線 (bond wires)之間不能采用法拉弟屏蔽，主要原因是在 芯片的兩條接合線與其相聯(lián)的引線框架之間的雜散電容大約為 0?2pF(見圖 14?11)，觀測(cè)值 一般在 0?05pF至 0?6pF之間。 中國(guó)最龐大的實(shí)用下載資料庫(kù) (負(fù)責(zé)整理 . 版權(quán)歸原作者所有 ) 為了避免這個(gè)問題，不要將數(shù)據(jù)總線與數(shù)據(jù)轉(zhuǎn)換器直接相連，而應(yīng)使用一個(gè) 鎖存緩沖器作為
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1