06arm異常中斷處理及程序設(shè)計(jì)-全文預(yù)覽
【正文】 //CPSR[6] is unchanged，允許 FIQ CPSR[7] = 1 //禁止 IRQ if high vectors configured then //指向未定義中斷向量 PC = 0xFFFF0004 else PC = 0x00000004 2/26/2023 9 北京大學(xué)出版社出版 嵌入式 ARM系統(tǒng)原理與實(shí)例開發(fā)（第 2版） 軟中斷異常及處理 ? 軟中斷異常是由 SWI指令產(chǎn)生的，其將進(jìn)入使 CPU進(jìn)入 SVC模式，執(zhí)行以下操作： R14_svc = address of next instruction after the SWI instruction //R14_svc指向 SWI下一條要執(zhí)行指令 SPSR_svc = CPSR //備份 CPSR CPSR[4:0] = 0b10011 //進(jìn)入 SVC模式 CPSR[5] = 0 //執(zhí)行 ARM狀態(tài)指令 /* CPSR[6] is unchanged */ CPSR[7] = 1 //禁止 IRQ if high vectors configured then //進(jìn)入異常處理 PC = 0xFFFF0008 else PC = 0x00000008 2/26/2023 10 北京大學(xué)出版社出版 嵌入式 ARM系統(tǒng)原理與實(shí)例開發(fā)（第 2版） 預(yù)取指異常及處理 ? 存儲(chǔ)異常是由存儲(chǔ)系統(tǒng)產(chǎn)生的，當(dāng)試圖讀取一個(gè)不可用指令時(shí)，將產(chǎn)生一個(gè)存儲(chǔ)器異常信號(hào)來標(biāo)識(shí)所取指指令不可用。 2/26/2023 4 北京大學(xué)出版社出版 嵌入式 ARM系統(tǒng)原理與實(shí)例開發(fā)（第 2版） ARM異常類型 2/26/2023 5 北京大學(xué)出版社出版 嵌入式 ARM系統(tǒng)原理與實(shí)例開發(fā)（第 2版） ARM中斷響應(yīng)過程 中 斷 產(chǎn) 生( 1 ) C P U 中 止 正 在 執(zhí) 行 事 件( 2 ) 自 動(dòng) 將 P C 備 份 到 L R( 3 ) 自 動(dòng) 將 C P S R 寄 存 器 S P S R( 1 ) 自 動(dòng) 修 改 C P U 模 式( 2 ) 自 動(dòng) 跳 轉(zhuǎn) 到 中 斷 向 量 取 指執(zhí) 行 I S R ， 在 I S R 中 ：( 1 ) 進(jìn) 行 必 要 的 現(xiàn) 場(chǎng) 保 護(hù) ， 入 棧( 2 ) 處 事 中 斷 事 件現(xiàn) 場(chǎng) 恢 復(fù)( 1 ) L R ， S P S R ， R 0 ~ R 1 2 出 棧( 2 ) P C 跳 轉(zhuǎn) 到 原 中 斷 位 置 下 條 指令 執(zhí) 行由 硬 件 或 軟 件 產(chǎn) 生C P U 自 動(dòng) 完 成I S R 必 須 事 先 由 程 序 員 編寫 ， 且 第 1 條 指 令 必 須 可 以通 過 中 斷 向 量 跳 轉(zhuǎn) 到在 I S R 執(zhí) 行 結(jié) 束 后 執(zhí) 行 ， 由程 序 員 編 寫2/26/2023 6 北京大學(xué)出版社出版 嵌入式 ARM系統(tǒng)原理與實(shí)例開發(fā)（第 2版） Reset異常及處理 ? 當(dāng)系統(tǒng)復(fù)位信號(hào)產(chǎn)生后， ARM處理器當(dāng)立即中斷當(dāng)前正在執(zhí)行的指令。 ? 在處理異常之前，為了在異常處理完成后能夠很好的返回到中斷處理之前的狀態(tài)，在編寫程序的時(shí)候有必要將處理器當(dāng)前的狀態(tài)保護(hù)起來，另外，在同一時(shí)刻有可能
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1