復(fù)雜可編程邏輯器件-全文預(yù)覽
【正文】 向后面 MC移出 邏輯反饋 CLOCK OE SET RESET 前面宏單元 的算術(shù)進(jìn)位 快速時鐘 0 1 9個宏單元 中的一個 全局塊 OE I/O模塊 OE控制 Pin 引出端 反饋使能控制 輸入引出端寄存 / 鎖存 反饋極性 去后面宏單元的算術(shù)進(jìn)位 反饋到 UIM 輸入到 UIM *當(dāng)不使用乘積項時， OE被強制為高電平 ALU 時鐘 選擇 寄存器 透明控制 ... 21個來自 UIM的輸入 3個來自快速外輸入引出端 與陣列 圖 8312 高集成度 功能模塊 FB原理圖 返回 ● =1 C1 1D Q C1 1D Q C1 1D Q EN =1 到 FB與 陣列 來自 FB宏 單元寄存器 去 UIM 來自宏單元 OE乘積項 輸出選擇 輸出極性 三態(tài)輸出 緩沖器 FOE0 FOE1 快速使能 CKEN0 CKEN1 時鐘使能 時鐘使能 FCLK0 FCLK1 快速時鐘 FCLK2 時鐘選擇 輸入 選擇 輸入 極性 圖 8314 I/O模塊原理圖 返回 圖 8320 EPF10K20嵌入陣列塊 EAB 1D C1 R Q 1D C1 R Q 1D C1 R Q 8,9,10,11 8,4,2,1 6 22 數(shù)據(jù) 進(jìn) 數(shù)據(jù) 出 地址 RAM/ROM 2568 5124 10242 20481 寫控制 1D C1 R Q 24 2,4,8,16 2,4,8,16 EAB局部互連 列互連 全局清 0 行互連 直接輸入全局信號 返回 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH 。 (5) 內(nèi)部時間延遲與器件結(jié)構(gòu)和邏輯連接無關(guān) ， 各模塊之間提供了固定延時的快速互連通道 ， 可預(yù)測時間延遲 ， 易于消除競爭冒險現(xiàn)象 。 CPLD的主要性能特點： (1) 可進(jìn)行多次編程 、 改寫和擦除 。 最后的進(jìn)位信號接到一個 LE， 產(chǎn)生一個 n位加法器的進(jìn)位輸出信號 。 每個 EAB的輸入與行互連通道相連 ， EAB輸出驅(qū)動行互連通道或列互連通道 ， 未使用的行互連通道可由列互連通道驅(qū)動 。 0 0 0 0 0 1 4 0 0 1 1 1 0 3 1 1 0 0 1 0 2 0 1 0 1 0 0 1 1 0 0 0 0 0 0 CP nQ32nQ 13?n2Q 11?n表 833 五進(jìn)制計數(shù)器狀態(tài)轉(zhuǎn)移表 例 85 用查找表 LUT結(jié)構(gòu)實現(xiàn)一個五進(jìn)制計數(shù)器 。 LE產(chǎn)生兩個輸出 ， 可獨立進(jìn)行控制 。 EPF10K20還包含 6個專用輸入引出端 ， 可用于高速全局控制信號 。 ２ ． 應(yīng)用舉例 例 84 用 XC7354器件實現(xiàn)一個 4位超前進(jìn)位加法器 。 各 UIM輸入可通過編程連接到任何 UIM的輸出 ， 信號通過UIM的延遲是固定的 ， 與 UIM內(nèi)部的布線 、 扇入和扇出無關(guān) 。 圖 8313 ALU原理圖 =1 ≥1 函數(shù) 發(fā)生器 D1 D2 進(jìn)位鏈控制 進(jìn)位輸入 去宏單元 觸發(fā)器 進(jìn)位輸出 乘積項 和 D1 乘積項 和 D2 或非 或 與非 與 反輸入 反輸入 原輸入 原輸入 或非 或 與非 與 異或非 異或 邏 輯 功 能 邏 輯 功 能 21DD ?2D? 2D?1 21D ? 2? 21 DD ?2??2 21D ? 2D?表 832 2輸入函數(shù)發(fā)生器邏輯功能 ALU有兩種編程模式 ， 即 邏輯編程模式 和 算術(shù)編程模式 。 每個 FB包含 9個宏單元 ， 每個宏單元包括 5個獨享乘積項 。 1 ≥1 ≥1 1 C1 Q C1 1D/1T Q 1D/1T 宏單元 N+1 S/R 宏單元 N 快速時鐘 來自前面宏單元 單個乘積項輸出 可提供 8～ 36個 乘積項和輸出 圖 8311 快速功能模塊 乘積項的擴展 每個宏單元的乘積項 或 門可以利用快速功能模塊
物理相關(guān)推薦
鄂ICP備17016276號-1