【正文】 M） 個(gè)狀態(tài) 。 使計(jì)數(shù)器數(shù)據(jù)輸入全 0， 當(dāng)?shù)?N－ 1個(gè)計(jì)數(shù)脈沖到達(dá)后 ， 讓預(yù)置數(shù)端 =0， 當(dāng)?shù)?N個(gè)計(jì)數(shù)脈沖到來(lái)時(shí) Q3Q2Q1Q0=0000， 使計(jì)數(shù)器回到全 0狀態(tài) 。當(dāng)輸入 N個(gè)計(jì)數(shù)脈沖之后，計(jì)數(shù)器應(yīng)回到全 0狀態(tài)。 CP M G 用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器 ?利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法歸納起來(lái)有乘數(shù)法 、 復(fù)位法 、和置數(shù)法 。 保持 允許端為低電平時(shí)，做加 /減計(jì)數(shù)。 單時(shí)鐘結(jié)構(gòu)： 有一個(gè)計(jì)數(shù)脈沖輸入端的加 /減計(jì)數(shù)器 ?74190為 單時(shí)鐘結(jié)構(gòu) 。當(dāng)它們同時(shí)消失，電路狀態(tài)不定 — 這是不允許的。 當(dāng) S9(1)、 S9(2)兩個(gè)輸入端為全 1時(shí) ， 門(mén) G2輸出為 0。 VCC QCC Q1 Q2 Q3 Q4 ET LD Cr CP D1 D2 D3 D4 EP VSS 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CC40160 圖 531 CC40160的外引腳排列圖 VCC Q1 Q2 Q3 Q4 R0(1) R0(2) S9(1) S9(2) GND CP1 CP2 N N 圖 533 二 — 五 — 十進(jìn)制計(jì)數(shù)器T1290的外引腳排列圖 R0(1) R0(2) Q3 Q2 Q4 Q1 S9(1) S9(2) CP2 CP1 二 — 五 — 十進(jìn)制異步加法計(jì)數(shù)器 ?二 — 五 — 十進(jìn)制異步加法計(jì)數(shù)器 74290（ T1290）的邏輯圖如圖所示。對(duì)于 Q1，只要輸入時(shí)鐘脈沖， Q1就翻轉(zhuǎn)； 當(dāng) Q1=1， Q4=0時(shí)，輸入時(shí)鐘脈沖 Q2才翻轉(zhuǎn)；Q2Q1=11時(shí)，有時(shí)鐘脈沖輸入， Q3翻轉(zhuǎn)；Q3Q2Q1=111或 Q4Q1=11時(shí)，輸入時(shí)鐘脈沖 Q4就翻轉(zhuǎn)。 超前進(jìn)位輸出端 QCC可以提高多級(jí)級(jí)聯(lián)的進(jìn)位速度，并且不用外接門(mén)電路可直接級(jí)聯(lián)。 rC通常， CMOS電路為高電平清零，而 CC40160則是在 =0清零，是由于它由 TTL電路移植過(guò)來(lái)的緣故。 預(yù)置數(shù)與 CP同步 ， 清零與 CP異步 。 CC40160是 MOS型十進(jìn)制加法計(jì)數(shù)器 。低位片始終處于計(jì)數(shù)狀態(tài)。 DLrC示意圖、功能表 74161符號(hào) 74161功能表 波形圖 1 2 3 4 5 6 7 0 VCC QCC Q0 Q1 Q2 Q3 T LD Cr CP D0 D1 D2 D3 P GND 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS161 T4161(74LS161)的外引腳圖 例 55 試用 74161構(gòu)成八位二進(jìn)制加法計(jì)數(shù)器。 計(jì)數(shù) P=T=1( =1， =1)時(shí)，計(jì)數(shù)器處于計(jì)數(shù)狀態(tài)。 不清零時(shí)應(yīng)使 =1。 ?可逆計(jì)數(shù)器：隨計(jì)數(shù)脈沖的輸入可增可減地計(jì)數(shù) 。 一位十進(jìn)制計(jì)數(shù)器應(yīng)有十個(gè)狀態(tài) ， 二位十進(jìn)制計(jì)數(shù)器應(yīng)有一百個(gè)狀態(tài) 。 ?二進(jìn)制： N進(jìn)制的特例 。 按照計(jì)數(shù)長(zhǎng)度 (計(jì)數(shù)容量 )的不同分為 ?N進(jìn)制： N為 ≥2的自然數(shù) ， N叫做計(jì)數(shù)器的容量或計(jì)數(shù)長(zhǎng)度 。 主要用于計(jì)數(shù) 、 定時(shí) 、分頻和進(jìn)行數(shù)字計(jì)算等 。 ?這時(shí) S1S0=11，自動(dòng)為下一次送入并行數(shù)據(jù)作好準(zhǔn)備。由于 1號(hào)片的QA=a=0，故 G2=1。 可用于： 數(shù)據(jù)的串行 并行轉(zhuǎn)換 數(shù)據(jù)的并行 串行轉(zhuǎn)換 波形圖 四位雙向移位寄存器 74194的邏輯圖 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC QA QB QC QD CP S1 S0 Cr SR A B C D SL GND 74LS194 圖 522T1194外引腳排列圖 T1194具有以下功能 ： 清零、送數(shù)、右移、左移、保持 74194功能表 [例 54] 試分析圖 517所示電路的邏輯功能 。 只有輸出使能信號(hào) E=0時(shí)，才有信號(hào)輸出； 而 E=1時(shí)，輸出為高組態(tài)。 一位 D鎖存器邏輯圖 QDQ ??D=0時(shí) ， Q=0； CP由 1變 0時(shí) ， 由于CP=0， 將 D和 信號(hào)封鎖住 ,基本 RS觸發(fā)器的輸出狀態(tài)不變 ，實(shí)現(xiàn)了鎖存功能 。 ?圖 510為四位上升沿觸發(fā) D觸發(fā)器 74LS175的邏輯圖 。 ?單拍工作方式是指只需一個(gè)接收脈沖就可以完成接收數(shù)碼的工作方式。 移位寄存器：在移位脈沖作用下 ， 二進(jìn)制 代碼左移或右移 。 ?一個(gè)觸發(fā)器可以存儲(chǔ)一位二進(jìn)制數(shù)， N個(gè)觸發(fā)器就可以存儲(chǔ) N位二進(jìn)制數(shù)。 ?本節(jié)重點(diǎn)介紹寄存器 、 計(jì)數(shù)器 等時(shí)序電路的 邏輯功能表示及應(yīng)用 。 ⑵ 列狀態(tài)轉(zhuǎn)換表，畫(huà)出狀態(tài)轉(zhuǎn)換圖 第三節(jié) 常用的時(shí)序電路 ?常用的時(shí)序電路主要有寄存器 、 計(jì)數(shù)器等 。故該電路 稱(chēng)作 1111序列檢測(cè)器。 無(wú)效狀態(tài)在 CP脈沖作用下能夠進(jìn)入有效循環(huán)，說(shuō)明該電路能夠 自啟動(dòng) 。將結(jié)果添入表中得到狀態(tài)轉(zhuǎn)換表 由狀態(tài)轉(zhuǎn)換表很容易畫(huà)出狀態(tài)轉(zhuǎn)換圖 該電路是一個(gè)六進(jìn)制計(jì)數(shù)器。 將這些計(jì)算結(jié)果列成真值表的形式 ， 就得到狀態(tài)轉(zhuǎn)換真值表 。 分析時(shí)序電路邏輯功能的基本方法 ?分析一個(gè)時(shí)序電路 ， 就是要找出給定時(shí)序電路的邏輯功能 。 由于因 Z1， Z2， … ， Zk是存儲(chǔ)電路的驅(qū)動(dòng)或激勵(lì)信號(hào)。 時(shí)序電路 分類(lèi) ?按觸發(fā)方式分兩類(lèi) ?同步時(shí)序電路：所有觸發(fā)器共用一個(gè)時(shí)鐘信號(hào)，即所有觸發(fā)器的狀態(tài)轉(zhuǎn)換發(fā)生在同一時(shí)刻 ?異步時(shí)序電路：所有觸發(fā)器的狀態(tài)轉(zhuǎn)換不一定發(fā)生在同一時(shí)刻。第五章 時(shí)序邏輯電路 ?時(shí)序邏輯電路的特點(diǎn) 、 框圖表示及分類(lèi) ?時(shí)序電路的邏輯功能表示法 ?分析時(shí)序電路邏輯功能的基本方法 ?舉例 ?常用的時(shí)序電路 ?設(shè)計(jì)時(shí)序電路邏輯功能的基本方法 時(shí)序邏輯電路的特點(diǎn) ?邏輯功能上的特點(diǎn) (時(shí)序電路定義 ) ?任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入 ，而且和電路原來(lái)狀態(tài)有關(guān) 。 時(shí)序邏輯電路的框圖表示 tn和 tn+1：兩個(gè)相鄰的離散時(shí)間。 因 Q1， Q2， … ， Ql表示存儲(chǔ)電路的狀態(tài) ， 稱(chēng)之為狀態(tài)變量 。在實(shí)際中根據(jù)需要選用。 ?進(jìn)行計(jì)算和列狀態(tài)轉(zhuǎn)換真值表 將任何一組輸入變量及電路的初始狀態(tài)的取值代入狀態(tài)方程和輸出方程 ， 即可計(jì)算出電路的次態(tài)值和相應(yīng)輸出值 ， 然后繼續(xù)這個(gè)過(guò)程 ， 直到考慮了所有可能的狀態(tài)為止 。設(shè)電路的初始狀態(tài) 代入狀態(tài)方程和輸出方程得 將這一結(jié)果作為新的初始狀態(tài)，再代入狀態(tài)方程和輸出方程 … 。 110和 111無(wú)效狀態(tài)。 圖 55 解：⑴根據(jù)圖 55寫(xiě)出的驅(qū)動(dòng)方程如下： 圖 55 狀態(tài)方程、輸出方程如下： ⑵ 列狀態(tài)轉(zhuǎn)換表 (表 52)，畫(huà)出狀態(tài)轉(zhuǎn)換圖 (圖 56) 確定邏輯功能： X=0，回 到 00狀態(tài)，且 F=0；只有連續(xù) 輸入四個(gè)或四個(gè)以上個(gè) 1時(shí)， 才使 F=1否則 F=0。由電路看出： CP1下降沿有效 CP2下降沿有效 CP3下降沿有效 圖 57 解： ⑴寫(xiě)出驅(qū)動(dòng)方程 圖 57 寫(xiě)出狀態(tài)方程、輸出方程： nnn Q1311 ??CP下降沿到來(lái)時(shí)方程有效 nn 212 ?? Q1下降沿到來(lái)時(shí)方程有效 nnn