【正文】 IDE 集成開發(fā)環(huán)境，進行基于 Nios II軟核處理器的嵌入式系統(tǒng)開發(fā)。 Altera 公司的 Quartus II 軟件是一種集編輯，編譯，綜合，布局布線，仿真與器件編程于一體的集成設(shè)計環(huán)境。 Max+Plus II 在 FPGA 設(shè)計工具里是一個劃時代的產(chǎn)品，它提供了一種和結(jié)構(gòu)無關(guān)的圖形化的設(shè)計環(huán)境，功能強大，使用方便。 FPGA 軟件設(shè)計工具 Quartus II Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設(shè)計能力，他們的軟件產(chǎn)品在很多方面一點都不遜色于專業(yè)的 EDA 廠 商，所以從這個角度來說， FPGA 廠商也是 EDA公司。 Max+Plus II 在 FPGA 設(shè)計工具里是一個劃時代的產(chǎn)品，它提供了一種與結(jié)構(gòu)無關(guān)的圖形化設(shè)計環(huán)境，功能強大，使用方便。 Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設(shè)計能力，他們的軟件產(chǎn)品在很多方面一點也不遜色于專業(yè)的 EDA 廠商，所以從這個角度來說， FPGA 廠商也是 EDA 公司。 FPGA 行業(yè)集中度很高，幾家美國公司掌握著行業(yè)的 “制空權(quán) ”。與傳統(tǒng)邏輯電路和門陣列（如 PAL， GAL及 CPLD 器件）相比，F(xiàn)PGA 具有不同的結(jié)構(gòu)， FPGA 利用小型查找表（ 161RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個 D 觸發(fā)器的輸入端，觸 發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動 I/O，由此構(gòu)成了即可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到 I/O 模塊。 FPGA（ Field－ Programmable Gate Array） ，即現(xiàn)場可編程門陣列，它是在 PAL、GAL、 CPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。數(shù)字濾波器在 語言信號處理 、圖像信號處理、醫(yī)學(xué)生物信號處理以及其他應(yīng)用領(lǐng)域都得到了廣泛應(yīng)用 。應(yīng)用數(shù)字濾波器處理模擬信號時，首先須對輸入模擬信號進行限帶、抽樣和模數(shù)轉(zhuǎn)換。其 涉及 到 許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域 ， 20 世紀 60 年代以來，隨著計算機和信息技術(shù)的飛速發(fā)展，數(shù)字信號處理技術(shù)應(yīng)運而生并得到迅速的發(fā)展。其中的通信領(lǐng)域所涉及到的各種信號更是重中之重。首先根據(jù)濾波器指標，利用 MATLAB 工具箱濾波器設(shè)計工具設(shè)計濾波器，然后根據(jù)實際需要將系數(shù)導(dǎo)出并量化。 EDA 設(shè)計基礎(chǔ)實驗課程論文 題 目 基于 FPGA 的 FIR 數(shù)字低通濾波器的設(shè)計 學(xué) 院 通信與電子工程學(xué)院 專業(yè)班級 通信 111 班 學(xué)生姓名 霍守斌 指導(dǎo)教師 大力會 2020 年 6 月 3 日 目 錄 摘 要 ................................................................ I Abstract ............................................................ II 第 1 章 緒論 ......................................................... 1 課題的目的和意義 .............................................. 1 FPGA 技術(shù)的發(fā)展及應(yīng)用 ........................................ 2 FPGA 軟件設(shè)計工具 Quartus II .................................... 3 第 2 章 FIR 數(shù)字濾波器的理論研究及分析 ............................... 5 數(shù)字濾波器的理論基礎(chǔ) .......................................... 5 數(shù)字濾波器的分類 .............................................. 5 FIR 數(shù)字濾波器的設(shè)計方法 ....................................... 6 第 3 章 FPGA DSP 系統(tǒng)設(shè)計分析 ....................................... 7 DSP 的基本概念 ................................................ 7 FPGA 實現(xiàn) DSP 的特點 .......................................... 8 DSP Builder 設(shè)計工具及設(shè)計規(guī)則 .................................. 9 第 4 章 基于 FPGA 的 FIR 低通濾波器設(shè)計 ............................. 12 設(shè)計方案 ...................................................... 12 FDATool 濾波器設(shè)計 ........................................... 12 FPGA 定點數(shù)的確定 ............................................ 14 導(dǎo)出系數(shù)文件 ............................................... 14 FPGA 定點數(shù)轉(zhuǎn)換 .......................................... 15 FIR 濾波器模型的建立 .......................................... 17 乘加子系統(tǒng)的搭建 ........................................... 17 濾波器模塊的添加和模塊參數(shù)設(shè)置 ............................ 21 各模塊的連接 ............................................... 27 第 5 章 Simulink 仿真 ................................................ 29 仿真時間設(shè)定 ................................................. 29 示波器模塊顯示 ............................................... 29 仿真結(jié)果分析 ................................................. 31 結(jié)論 .............................................................. 33 參考文獻 ........................................................... 34 致謝 ............................................................... 35 附錄 ............................................................... 36 附錄 1 FIR 濾波器仿真模型圖 ....................................... 36 附錄 2 FIR 濾波器測試模型圖 ....................................... 37 附錄 3 FPGA 定點數(shù)轉(zhuǎn)換程序 ....................................... 37 摘 要 在現(xiàn)代通信領(lǐng)域中， FIR 數(shù)字濾波器以其良好的線性特性被廣泛使用，屬于數(shù)字信號處理的基本模塊之一。 本設(shè)計利用 MATLAB/Simulink/DSP Builder 設(shè)計一個 FIR 濾波器。 Analysis Tool(FDATool) is used to design the filter . Then according to practical requirement derive and quantify the coefficient . Use the Simulink Library and the DSP Builder Library to establish design model and simulate in the Simulink. Key words: FPGA， FIR low pass Filter , DSP Builder , Simulink 第 1 章 緒論 概述 在當今的生活中，身邊的工程技術(shù)領(lǐng)域越來越受到關(guān)注。其體系和框架逐漸成熟，如今，數(shù)字信號處理已經(jīng)成為一門完整的學(xué)科。 數(shù)字濾波器是一個 離散時間系統(tǒng) （按預(yù)定的算法，將輸入 離散時間信號 要求的輸出離散時間信號的轉(zhuǎn)換為所特定功能裝置）。數(shù)字濾波器具有高精度、高可靠性、可程控改變特性或復(fù)用、便于集成等優(yōu)點。所以對數(shù)字濾波器的工作原理，硬件結(jié)構(gòu)和實現(xiàn)方法進行研究具有一定的意義。 現(xiàn)場可編程門陣列 （ FPGA）是可編程器件。它極大地提高了設(shè)計靈活性并縮短了產(chǎn)品上市時間，在通信、工業(yè)控制、航空領(lǐng)域中廣泛應(yīng)用。國內(nèi) IC 企業(yè)介入FPGA 的時間并不長，多數(shù)公司還處于學(xué)習階段 。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開發(fā)工具 Max+Plus II。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴大， Altera 始終能夠同步推出與之相適應(yīng)的開發(fā)工具，