單周期cpu設(shè)計-全文預(yù)覽
【正文】 擴(kuò)展成16位數(shù)據(jù)相加，結(jié)果作為數(shù)據(jù)存儲器地址，取出地址對應(yīng)的數(shù)據(jù)存放到rt3位對應(yīng)的寄存器中。（4）存儲器訪問(MEM)：所有需要訪問存儲器的操作都將在這個步驟中執(zhí)行，該步驟給出存儲器的數(shù)據(jù)地址，把數(shù)據(jù)寫入到存儲器中數(shù)據(jù)地址所指定的存儲單元或者從存儲器中得到數(shù)據(jù)地址單元中的數(shù)據(jù)。（2）指令譯碼(ID)：對取指令操作中得到的指令進(jìn)行分析并譯碼，確定這條指令需要完成的操作，由指令的[1512]位產(chǎn)生相應(yīng)的操作控制信號，用于驅(qū)動執(zhí)行狀態(tài)中的各種操作。 ALU單元ALU單元主要用于將輸入端的兩個數(shù)做加減操作，通過控制信號01的變化產(chǎn)生運算，該ALU可以使用軟件封裝的加減ALU（LPMADDSUB），當(dāng)控制信號為1時作加法，為0時作減法。指令存儲器為ROM型，表示只讀，所以地址存儲器有2個端口，應(yīng)給出讀的地址信號以及時鐘信號這里的數(shù)據(jù)存儲器采用軟件封裝好的ROM1PORT存儲器。對每個控制信號執(zhí)行重復(fù)操作，控制器也就是這些信號的組合。本實驗設(shè)計為16位CPU，故每個寄存器應(yīng)為16位，即每個寄存器是由16個D觸發(fā)器擴(kuò)展而成。而后當(dāng)傳入的是地址 數(shù)據(jù)時，就從寄存器取出，經(jīng)過ALU運算單元，將數(shù)據(jù)傳入寄存器組中保存或傳入數(shù)據(jù)存儲器中保存。我們依然采用模塊設(shè)計方案，把總體設(shè)計拆分成多個相互獨立的器件，再對每部分器件單獨設(shè)計。圖1 CPU宏觀設(shè)計方案 指令模塊 本CPU實驗是針對16位指令數(shù)據(jù)設(shè)計的，所以應(yīng)當(dāng)合理劃分指令數(shù)據(jù)區(qū)間段的指令相應(yīng)的功能。二、 課程設(shè)計器材 硬件平臺本實驗所需的硬件主要有：PC微型計算機(jī)和FPGA板Cyclone III系列，型號EP3C16U484C6實驗開發(fā)板以及USB連接線。關(guān)鍵詞：CPU設(shè)計、16位指令格式、模塊化設(shè)計、Quartus軟件、CPU各部件一、 設(shè)計目的與目標(biāo) 設(shè)計目的1) 了解Quartus II軟件的使用，學(xué)習(xí)軟件環(huán)境下設(shè)計CPU的基本過程；2) 在Quartus II平臺上完成各個單元的設(shè)計，加深對每個單元（控制器、寄存器、存儲器等）工作原理的理解；3) 對各個單元組合而成的CPU進(jìn)行指令測試，配合使用模擬仿真，了解指令和數(shù)據(jù)在各個單元中的傳輸過程及方向。信息科學(xué)與工程學(xué)院課程設(shè)計報告 課程名稱： 計算機(jī)組成原理與結(jié)構(gòu) 題目： 單周期CPU邏輯設(shè)計 年級/專業(yè)： XXXXXXXXXXXXXXX X 學(xué)生姓名： 王俠俠、李懷民 學(xué)號： XXXXXXXXXXXXXXXXXXX 指導(dǎo)老師： XXXX 開始時間：2016年9月15日結(jié)束時間：2016年11月15日目 錄摘 要一、 設(shè)計目的與目標(biāo) 設(shè)計目的 設(shè)計目標(biāo)二、 課程設(shè)計器材 硬件平臺 軟件平臺三、CPU邏輯設(shè)計總體方案 指令模塊 部件模塊四、模塊詳細(xì)設(shè)計 指令設(shè)計模塊 部件設(shè)計模塊五、實驗數(shù)據(jù) 初始數(shù)據(jù) 指令數(shù)據(jù)六、結(jié)論和體會七、參考文獻(xiàn)摘 要本CPU設(shè)計實驗以Quartus II ，以Cyclone采III型號EP3C16F484C6為FPGA實測板。再按照指令格式設(shè)計的要求，設(shè)計出一套能完整運行的指令，加載到指令存儲器中，最終通過在FPGA實測板上實現(xiàn)了加2減1的循環(huán)運算效果，若要實現(xiàn)其他效果，也可更改指令存儲器或數(shù)據(jù)存儲器的數(shù)據(jù)而不需要對內(nèi)部部件進(jìn)行更改元件。3) 通過設(shè)計合理的16位指令，實現(xiàn)從存儲器取初始數(shù)和存數(shù)，對初始數(shù)進(jìn)行加減操作，通過修改存儲器初始數(shù)據(jù)，實現(xiàn)FPGA上LED顯示無限加n減m的效果。所以當(dāng)設(shè)計CPU時，我們采用模塊化設(shè)計，單獨對著兩模塊進(jìn)行設(shè)計，考慮到指令數(shù)據(jù)模塊的格式?jīng)Q定指令器件模塊接口的數(shù)據(jù)容量大小，所以應(yīng)先完成指令數(shù)據(jù)模塊的格式設(shè)計。圖2 指令格式簡要設(shè)計圖 器件單元模塊此模塊的設(shè)計是CPU設(shè)計的核心部分，它主要涉及到CPU中多個器件的設(shè)計。圖3 器件模塊設(shè)計方案圖從上圖我們可以看出各單元之間的聯(lián)系：初始數(shù)據(jù)從數(shù)據(jù)存儲器RAM中取出，通過兩種數(shù)據(jù)傳入方式：一種是不經(jīng)過數(shù)據(jù)選擇器，另一種是經(jīng)過數(shù)據(jù)選擇器，數(shù)據(jù)傳入到寄存器組中作為寄存器數(shù)據(jù)。 寄存器組寄存器組是作為保存數(shù)據(jù)的器件，故應(yīng)使用時鐘觸發(fā)的D觸發(fā)器（DFFE），等待一個時鐘到來將數(shù)據(jù)傳出去?？刂破鞯脑O(shè)計主要如下：先必須自己設(shè)計好各功能指令的4位01碼（指令的[1512]），然后針對某個控制信號，找出使其為1的功能指令，對每個功能指令的0位上取非，然后4位相與，之后將所有為1的功能指令相或，結(jié)果作為此控制信號。數(shù)據(jù)存儲器為RAM型，表示可讀可寫，所以數(shù)據(jù)儲存器有4個端口，當(dāng)寫信號有效時，應(yīng)給出寫的地址及數(shù)據(jù)，再加上時鐘信號，這里的數(shù)據(jù)存儲器采用軟件封裝好的RAM1PORT存儲器。 數(shù)據(jù)選擇器數(shù)據(jù)選擇器主要是解決數(shù)據(jù)來源問題，通過控制信號使數(shù)據(jù)選擇器選擇的數(shù)據(jù)端口不同，此數(shù)據(jù)選擇器可選用軟件封裝的2選1選擇器。（2） SUB指令0110（4位）rs（3位）rt（3位）rd（3位）reserved此SUB減法指令完成的功能是：將rs3位對應(yīng)的寄存器的數(shù)和rt3位對應(yīng)的
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1