【正文】 DSCIRXDASCITXDASCIRXDBSCITXDB1234567891110J1D Connector 91234567891110J2D Connector 94K7R84K7R94K7R10VCCGNDGND4K7R134K7R124K7R11VCC畢業(yè)設(shè)計（論文） 20 實際使用過程中，系統(tǒng)在選擇不同的通信標(biāo)準(zhǔn)時，切換十分方便。 TMS320F2812 接口電路如圖 17所示： 圖 17 TMS320F2812 接口電路 以 RS232C 通信標(biāo)準(zhǔn)進(jìn)行通信，在保證通信準(zhǔn)確性的前提下，通信距離一般以不超過 12m 為宜，在工業(yè)控制現(xiàn)場很受限制。其只需要少數(shù)幾條線就可以在系統(tǒng)間交換信息，特別使用于計算機與計算機、計算機與外設(shè)之間的遠(yuǎn)距離通信 。系統(tǒng)工作是通過編程選擇 5 倍頻的 PLL 功能 ,可實現(xiàn) F2812 的最高工作頻率 (150MHz) 。 畢業(yè)設(shè)計（論文） 17 1122334455667788991010111112121313141415151616171718181919202021212222232324242525262627272828U1TRS767D318512R2D24001D14001D44001106C1104C2L1L2106C5104C6104C3476C4GNDdsp_vddGND++GND+5VRS102R1Res2D3LED0GND+dsp_vss 圖 12 電源電路原理圖 11223344556677889910101111121213131414U17408XRSdsp_vssRS104C2R3dsp_vddGNDdsp_vddS1SWPBdsp_vssXRS 圖 13 復(fù)位電路原理圖 時鐘電路設(shè)計 TMS320F2812 DSP 的時鐘可以有兩種連接方式 ,即外部振蕩器方式和諧振器方式。本設(shè)計采用 TI 公司的 TPS767D318 電源芯片。只有嚴(yán)格把握上面幾點 ,才有可能設(shè)計出符合要求的異 步 FIFO。能夠保證讀寫邏輯同存儲器通信時 ,能及時、高效地傳輸數(shù)據(jù) 。通常使用畢業(yè)設(shè)計（論文） 15 “超前”的指針工作方式 ,即讀寫指針指向的是下一個應(yīng)該被讀或應(yīng)該被寫的地址。 當(dāng)計數(shù)器的值為 0時 , EMPTY信號有效 。 在兩個不同時鐘域中傳送數(shù)據(jù)時 ,異步先進(jìn)先出 ( FIFO, First In FirstOut)通常被用來保證數(shù)據(jù)傳送的安全性。自動波特率檢測邏輯主要解決中斷過程中波特率的確定問題。 編程的中斷級：發(fā)送和接收 FIFO都能產(chǎn)生 CPU中斷，只要發(fā)送 FIFO狀態(tài)位 TXFFST（位 128）與中斷觸發(fā)優(yōu)先級位 TXFFIL（位 40）相匹配，就能產(chǎn)生一個中斷觸發(fā)，從而為 SCI的發(fā)送和接收提供了一個可編程的中斷觸發(fā)邏輯。在慢速 SCI/UART的通信時，可編程延遲減少 CPU對 SCI通信的開銷。 7. 延遲發(fā)送： FIFO 中的數(shù)據(jù)傳送到發(fā)送移位寄存器的速率是可編程的，可以通過 SCIFFCT 寄存器的位 FFTXDLY（ 70）設(shè)置發(fā)送數(shù)據(jù)間的延遲。 6. 緩沖： 發(fā)送和接收緩沖器增加了兩個 16級的 FIFO， 發(fā)送 FIFO寄存器是 6位長度，接收 FIFO寄存器都是 10位長度。 4. 寄存器有效：所有 SCI寄存器和 SCI FIFO寄存器（ SCIFFTX， SCIFFRX和理想波特率 LSPCLK時鐘頻率， BRR 實 際波特率 錯誤百分比 /% 2400 1952（ 7A0H） 2400 0 4800 976(3D0H) 4798 9600 487(1E1H) 9606 19200 243(00F3H) 19211 38400 121(0079H) 38422 8)1( ??? BRRLSPCLKSCI16LSPCLKSCI ?畢業(yè)設(shè)計（論文） 13 SCIFFCT）有效。 FIFO 的寄存器 SCIFFTX、 SCIFFRX和 SCIFFCT都被禁止。 //選擇停止位，該位為 0時有 1 個停止位，該位為 1 時有 2 個停止位 當(dāng)然，上述這幾個語句，我們也可以合并成如下的語句： =0x13。波特率的計算公式如下所示： (1) 使用 SCICCR進(jìn)行數(shù)據(jù)格式編程 =8。使用 SCICCR 進(jìn)行數(shù)據(jù)格式編程如圖 9所示。 0 沒有檢測到超時錯誤； 1 檢測到超時錯誤； 3 FE 幀錯誤標(biāo)志位 當(dāng)檢測不到一個期望的停止位時， SCI 就置位該位。 圖 7給出了寄存器位的關(guān)系， 表 7給出了SCI 接收狀態(tài)寄存器的功能定義。 0 SCITXBUF 滿： 1 SCITXBUF 準(zhǔn)備好接收下一個字符： 52 保留 讀返回 0，寫沒有影響 3 RX/BK INT 接收緩沖器 /間斷中斷使能 該位控制由于 RXRDY 標(biāo)志位或 BRKDT 標(biāo)志位置位引起的中斷請求，但是 RX/BK INT ENA 并不能阻止 RX/BK INT 置位。 圖 6 SCI控制寄存器 2 (SCICTL2） 表 6 SCI控制寄存器 2(SCICTL2）功能描述 SCI 接收器狀態(tài)寄存器 (SCIRXST) ： SCIRXST 包含 7個接收器狀態(tài)標(biāo)志位（其中 2個能產(chǎn)生中斷請求）。直至將 1寫入到軟件復(fù)位位，所有起作用的邏輯都保持確定的復(fù)位狀態(tài)。 圖 4 SCI通信控制寄存器 (SCICCR) 序號 內(nèi)容 1 1個起始位 2 18個數(shù)據(jù)位 3 1個奇 /偶 /非極性位 4 12個結(jié)束位 5 在地址位模式下，有 1個用于區(qū)別數(shù)據(jù)或者地址的特殊位 位 名稱 功能描述 畢業(yè)設(shè)計（論文） 8 表 4 SCI通信控制寄存器 (SCICCR)的功能描述 SCI 控制寄存器 1(SCICTL1)： SCICTL1控制接收 /發(fā)送使能、 TXWAKE 和 SLEEP 功能以及 SCI 軟件復(fù)位，如圖 5和表 5所示。 SCI 使用的是 NRZ 的數(shù)據(jù)格式， NRZ數(shù)據(jù)格式包括了如表 3所示： 表 3據(jù)格式包 數(shù)據(jù)是 1— 8 位， 1個字符的長度。 畢業(yè)設(shè)計（論文） 7 SCI 接收數(shù)據(jù)的過程如下：如圖 3的左半部分所示，首先，接收移位寄存器 RXSHF 逐位逐位的接收來自于 SCIRXD 引腳的數(shù)據(jù)，如果 SCI 的接收功能使能，RXSHF 將這些數(shù)據(jù)傳輸給接收緩沖寄存器 SCIRXBUF， CPU 就能從 SCIRXBUF 讀取外部發(fā)送來的數(shù)據(jù)。 4 具有雙緩沖接收和發(fā)送功能，接收緩沖寄存器為 SCIRXBUF，發(fā)送緩沖寄存器為 SCITXBUF。 序號 SCI 模塊的特點 1 具有 4 個錯誤檢測標(biāo)志：極性（ parity）、溢出（ overrun）、 幀 （ framing）、中斷（ break）檢測。要 保證 SCI 的正常運行，系統(tǒng)控制模塊下 必須使能 SCI 的時鐘，也就是在系統(tǒng)初始化函數(shù)中需要將外設(shè)時鐘控制寄存器PCLKCR 的 SCIAENCLK 位置 1。 2812 內(nèi)部具有兩個相同的 SCI模塊， SCIA和 SCIB， 每一個 SCI模塊都各有一個接收器和發(fā)送器。串行通信接口可以通過 16位的波特率選擇寄存器，設(shè)置多達(dá) 65000種通信速度。為減少串口通信時 CPU 的開銷， TMS320F2812的串口支持 16級接收和發(fā)送 FIFO。 ◆ 針對嵌入式控制領(lǐng)域應(yīng)用的特殊要求，已推出一款針對 C28x 內(nèi)核的 C 編輯器，能夠提供非常杰出的 匯編語言轉(zhuǎn)換比例。 ◆ 時鐘和系統(tǒng)控制采用鎖相環(huán)技術(shù) PLL 來控制系統(tǒng)各模塊所需要的頻率 。 ◆ 高性能的 32 位 CPU。 畢業(yè)設(shè)計（論文） 3 第二章 TMS320F2812 DSP 及 SCI 口結(jié)構(gòu)與原理 TMS320F2812 DSP 結(jié)構(gòu)與原理 32 位的 TMS320F2812 DSP整合了 DSP 和微控制器的最佳特性，能夠在一個周期內(nèi)完成 32? 32 位的乘法累加運算，或兩個 16? 16 位乘法累加運算。 論文章節(jié)安排： 第一章緒論主要是敘述了 DSP應(yīng)用領(lǐng)域和 發(fā)展歷程。故本文以 SCI 模塊的全雙工式通信系統(tǒng)的分析與設(shè)計為主線。 論文各章節(jié)的安排 這次的畢業(yè)論文設(shè)計，從接到題目后，就開始著手與論文相關(guān)質(zhì)料的查找和論文進(jìn)度的安排。 DSP 和微處理 器的融合。 DSP 發(fā)展簡介 DSP 產(chǎn)業(yè)在約 40年的歷程中經(jīng)歷了三個階段： 第一階段， DSP 意味著數(shù)字 信號處理，并作為一個新的理論體系廣為流行。它不僅具有可編程性，而且其實時運行速度可達(dá)每秒數(shù)以千萬條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。 本文主要研究的是基于 DSP串口通信在 TMS320F2812 SCI口的設(shè)計與實現(xiàn)。 電源及復(fù)位電路的設(shè)計 ......................................................................... 16 時鐘電路設(shè)計 ...................................................................................... 17 DSP 與 JTAG 接口設(shè)計 ......................................................................... 18 串口通信硬件設(shè)計 ........................................................................................ 18 串口通信軟件設(shè)計 ........................................................................................ 20 第四章 總結(jié)與展望 .................................................................................................... 24 結(jié)論 ............................................................................................................. 25 展望 ............................................................................................................. 25 致 謝 ................................................................................................. 錯誤 !未定義書簽。TMS320F2812 SCI 。故本文的重點又是基于 S