【正文】 1111121213131414U17408XRSdsp_vssRS104C2R3dsp_vddGNDdsp_vddS1SWPBdsp_vssXRS 圖 13 復(fù)位電路原理圖 時(shí)鐘電路設(shè)計(jì) TMS320F2812 DSP 的時(shí)鐘可以有兩種連接方式 ,即外部振蕩器方式和諧振器方式。只有嚴(yán)格把握上面幾點(diǎn) ,才有可能設(shè)計(jì)出符合要求的異 步 FIFO。通常使用畢業(yè)設(shè)計(jì)（論文） 15 “超前”的指針工作方式 ,即讀寫(xiě)指針指向的是下一個(gè)應(yīng)該被讀或應(yīng)該被寫(xiě)的地址。 在兩個(gè)不同時(shí)鐘域中傳送數(shù)據(jù)時(shí) ,異步先進(jìn)先出 ( FIFO, First In FirstOut)通常被用來(lái)保證數(shù)據(jù)傳送的安全性。 編程的中斷級(jí)：發(fā)送和接收 FIFO都能產(chǎn)生 CPU中斷，只要發(fā)送 FIFO狀態(tài)位 TXFFST（位 128）與中斷觸發(fā)優(yōu)先級(jí)位 TXFFIL（位 40）相匹配，就能產(chǎn)生一個(gè)中斷觸發(fā)，從而為 SCI的發(fā)送和接收提供了一個(gè)可編程的中斷觸發(fā)邏輯。 7. 延遲發(fā)送： FIFO 中的數(shù)據(jù)傳送到發(fā)送移位寄存器的速率是可編程的，可以通過(guò) SCIFFCT 寄存器的位 FFTXDLY（ 70）設(shè)置發(fā)送數(shù)據(jù)間的延遲。 4. 寄存器有效：所有 SCI寄存器和 SCI FIFO寄存器（ SCIFFTX， SCIFFRX和理想波特率 LSPCLK時(shí)鐘頻率， BRR 實(shí) 際波特率 錯(cuò)誤百分比 /% 2400 1952（ 7A0H） 2400 0 4800 976(3D0H) 4798 9600 487(1E1H) 9606 19200 243(00F3H) 19211 38400 121(0079H) 38422 8)1( ??? BRRLSPCLKSCI16LSPCLKSCI ?畢業(yè)設(shè)計(jì)（論文） 13 SCIFFCT）有效。 //選擇停止位，該位為 0時(shí)有 1 個(gè)停止位，該位為 1 時(shí)有 2 個(gè)停止位 當(dāng)然，上述這幾個(gè)語(yǔ)句，我們也可以合并成如下的語(yǔ)句： =0x13。使用 SCICCR 進(jìn)行數(shù)據(jù)格式編程如圖 9所示。 圖 7給出了寄存器位的關(guān)系， 表 7給出了SCI 接收狀態(tài)寄存器的功能定義。 圖 6 SCI控制寄存器 2 (SCICTL2） 表 6 SCI控制寄存器 2(SCICTL2）功能描述 SCI 接收器狀態(tài)寄存器 (SCIRXST) ： SCIRXST 包含 7個(gè)接收器狀態(tài)標(biāo)志位（其中 2個(gè)能產(chǎn)生中斷請(qǐng)求）。 圖 4 SCI通信控制寄存器 (SCICCR) 序號(hào) 內(nèi)容 1 1個(gè)起始位 2 18個(gè)數(shù)據(jù)位 3 1個(gè)奇 /偶 /非極性位 4 12個(gè)結(jié)束位 5 在地址位模式下，有 1個(gè)用于區(qū)別數(shù)據(jù)或者地址的特殊位 位 名稱 功能描述 畢業(yè)設(shè)計(jì)（論文） 8 表 4 SCI通信控制寄存器 (SCICCR)的功能描述 SCI 控制寄存器 1(SCICTL1)： SCICTL1控制接收 /發(fā)送使能、 TXWAKE 和 SLEEP 功能以及 SCI 軟件復(fù)位，如圖 5和表 5所示。 畢業(yè)設(shè)計(jì)（論文） 7 SCI 接收數(shù)據(jù)的過(guò)程如下：如圖 3的左半部分所示，首先，接收移位寄存器 RXSHF 逐位逐位的接收來(lái)自于 SCIRXD 引腳的數(shù)據(jù)，如果 SCI 的接收功能使能，RXSHF 將這些數(shù)據(jù)傳輸給接收緩沖寄存器 SCIRXBUF， CPU 就能從 SCIRXBUF 讀取外部發(fā)送來(lái)的數(shù)據(jù)。 序號(hào) SCI 模塊的特點(diǎn) 1 具有 4 個(gè)錯(cuò)誤檢測(cè)標(biāo)志：極性（ parity）、溢出（ overrun）、 幀 （ framing）、中斷（ break）檢測(cè)。 2812 內(nèi)部具有兩個(gè)相同的 SCI模塊， SCIA和 SCIB， 每一個(gè) SCI模塊都各有一個(gè)接收器和發(fā)送器。為減少串口通信時(shí) CPU 的開(kāi)銷(xiāo)， TMS320F2812的串口支持 16級(jí)接收和發(fā)送 FIFO。 ◆ 時(shí)鐘和系統(tǒng)控制采用鎖相環(huán)技術(shù) PLL 來(lái)控制系統(tǒng)各模塊所需要的頻率 。 畢業(yè)設(shè)計(jì)（論文） 3 第二章 TMS320F2812 DSP 及 SCI 口結(jié)構(gòu)與原理 TMS320F2812 DSP 結(jié)構(gòu)與原理 32 位的 TMS320F2812 DSP整合了 DSP 和微控制器的最佳特性，能夠在一個(gè)周期內(nèi)完成 32? 32 位的乘法累加運(yùn)算，或兩個(gè) 16? 16 位乘法累加運(yùn)算。故本文以 SCI 模塊的全雙工式通信系統(tǒng)的分析與設(shè)計(jì)為主線。 DSP 和微處理 器的融合。它不僅具有可編程性，而且其實(shí)時(shí)運(yùn)行速度可達(dá)每秒數(shù)以千萬(wàn)條復(fù)雜指令程序，遠(yuǎn)遠(yuǎn)超過(guò)通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。 電源及復(fù)位電路的設(shè)計(jì) ......................................................................... 16 時(shí)鐘電路設(shè)計(jì) ...................................................................................... 17 DSP 與 JTAG 接口設(shè)計(jì) ......................................................................... 18 串口通信硬件設(shè)計(jì) ........................................................................................ 18 串口通信軟件設(shè)計(jì) ........................................................................................ 20 第四章 總結(jié)與展望 .................................................................................................... 24 結(jié)論 ............................................................................................................. 25 展望 ............................................................................................................. 25 致 謝 ................................................................................................. 錯(cuò)誤 !未定義書(shū)簽。故本文的重點(diǎn)又是基于 SCI 模塊的FIFO 設(shè)計(jì)。由于 TMS320F2812 包含了兩個(gè)串行通信接口（ SCI）模塊，所以 SCI模塊提供了 DSP 與其他標(biāo)準(zhǔn) NRZ格式的異步外圍之間的數(shù)字通訊。s fullduplex type SCI module munication systems analysis and design of the main munication theory to first understand the relevant concepts, and presents a both at the same time, but also capable of independent operations to send and receive , the process of serial munications in order to ensure data integrity, the most important thing is FIFO clock system , the focus of this paper is designed based on FIFO SCI module. Keyword： DSP ?？梢栽谑褂靡桓€發(fā)送數(shù)據(jù)的同時(shí)用另 一根線接收數(shù)據(jù)，它很簡(jiǎn)單并且能夠?qū)崿F(xiàn)遠(yuǎn)距離通信。 DSP 技術(shù)的應(yīng)用：主要是在處理語(yǔ)音、圖像 /圖形、軍事、儀器儀表、自動(dòng)控制、醫(yī)療、家用電器和生物醫(yī)學(xué)信號(hào)處理等等方向的應(yīng)用。 DSP 和 FPGA 的融合。故本文的重點(diǎn)又是基于 SCI 模塊的 FIFO 設(shè)計(jì)。低功率設(shè)計(jì) (供電電壓只有 118V 和 313V) 。此外，還提供多種自動(dòng)指令提高了程序的執(zhí)行效率，簡(jiǎn)化了程序的開(kāi)發(fā)。為保證數(shù)據(jù)的完整性，串行通信接口對(duì)接收的數(shù)據(jù)進(jìn)行間斷檢測(cè)、奇偶性、超時(shí)和幀錯(cuò)誤檢查。外部晶振通過(guò)PLL 模塊產(chǎn)生了 CPU 的系統(tǒng)時(shí)鐘 SYSCLKOUT，然后 SYSCLKOUT 經(jīng)過(guò)低速預(yù)定標(biāo)器之后輸出低速時(shí)鐘 LSPCLK 供給 SCI。 3 通信工作于半雙工或者全雙工模式。通常將 SCI的數(shù)據(jù)格式稱之為可編程的數(shù)據(jù)格式，原因就是可以通過(guò) SCI 的通信控制寄存器 SCICCR 來(lái)進(jìn)行設(shè)置，規(guī)定通信過(guò)程中所使用的數(shù)據(jù)格式。 2 SW RESET 軟件復(fù)位位（低有效） 將 0寫(xiě)入該位，初始化 SCI 狀態(tài)機(jī)和操作標(biāo)志至復(fù)位狀態(tài)。如果 SCITXBUF置位時(shí)，中斷使能位 TXINT ENA（ ）置位，將會(huì)產(chǎn)生一個(gè)發(fā)送中斷請(qǐng)求 。前一個(gè)字符將會(huì)被覆蓋或丟失。 SCI 通信波特率 TMS320F2812的每個(gè) SCI 都具有兩個(gè) 8位的波特率寄 存器 ,SCIHBAUD 和SCILBAUD，通過(guò)編程 ,可以實(shí)現(xiàn)達(dá) 64K 不同的速率。 SCI FIFO 描述 1. 復(fù)位：在上電復(fù)位時(shí) ， SCI工作在標(biāo)準(zhǔn) SCI模式，禁止 FIFO功能。標(biāo)準(zhǔn) SCI 的 TXINT 將被禁止，該中斷將作為 SCI發(fā)送 FIFO中斷使用。當(dāng)選擇 256個(gè)波特率時(shí)鐘延遲時(shí)， SCI模塊工作在最大延遲模式， FIFO移出的每個(gè)數(shù)據(jù)字之間有 256個(gè)波特率時(shí)鐘延遲。 FIFO模式下 SCI中斷的操作和配置如圖 10所示： 畢業(yè)設(shè)計(jì)（論文） 14 圖 10 SCI FIFO 中斷標(biāo)志和使能邏輯位 大多數(shù)的 SCI硬件模塊不支持自動(dòng)波特率檢測(cè) ,而在 TMS320F2812處理器上 , 增強(qiáng)功能的 SCI模塊硬件支持自動(dòng)波特率檢測(cè)邏輯和發(fā)送 /接受 FIFO操作。根據(jù)這個(gè)特點(diǎn) ,設(shè)計(jì)者可以使用一個(gè)計(jì)數(shù)器來(lái)記錄 FIFO的使用情況 ,并把計(jì)數(shù)器的值作為產(chǎn)生 FIFO狀態(tài)信號(hào)的判據(jù)。 為了保證異步 FIFO 設(shè)計(jì)的安全性和正確性 ,需要注意以下幾點(diǎn) : (1) 在設(shè)計(jì)指針控制邏輯的時(shí)候 ,所設(shè)計(jì)出的指針控制邏輯能夠保證讀寫(xiě)操作的絕對(duì)正確和安全 。 TMS320F2812 是一個(gè)較低功耗芯片 ,核電壓為 , IO 電壓為 。本設(shè)計(jì)采用的是外部有源時(shí)鐘方式 ,直接選擇一個(gè) 供電的 30MHz 有源晶振實(shí)現(xiàn)。而 DSP 串口的異步串行通信基于 RS232C 標(biāo)準(zhǔn)，兩者的信號(hào)邏輯電平不一致，必須進(jìn)行信號(hào)電平轉(zhuǎn)換 。 串口通信軟件設(shè)計(jì) 在 DSP端的軟件程序設(shè)計(jì)中，通過(guò)中斷方式接收發(fā)送端發(fā)送過(guò)來(lái)的數(shù)據(jù)包，并校驗(yàn)確認(rèn)后接收有效數(shù)據(jù)，再將發(fā)送端所需的數(shù)據(jù)打包回送。當(dāng)這個(gè)位為 1的時(shí)候， 表明發(fā)送數(shù)據(jù)緩沖寄存器 SCITXBUF已 經(jīng)準(zhǔn)備好開(kāi)始接收并發(fā)送下一個(gè)數(shù)據(jù)了。前面所述的 TXRDY是中斷標(biāo)志位，當(dāng)該位置 1時(shí)， 就會(huì)產(chǎn)生發(fā)送中斷事件，如果各級(jí)中斷都已經(jīng)使能，則會(huì)響應(yīng) SCI的發(fā)送中斷 函數(shù)。 //SCI_senddata 為需要發(fā)送的數(shù)據(jù) } //接收程序 if(SciaRx_Ready() == 1) { Sci_Receivedata = 。 } return(i)。 EDIS。//SCI_Receivedata 用于存放接收的數(shù)據(jù) } EINT。 展望 畢業(yè)設(shè)計(jì)是培養(yǎng)學(xué)生綜合運(yùn)用所學(xué)知識(shí)，發(fā)現(xiàn) ,提出 ,分析和解決實(shí)際問(wèn)題 ,鍛煉實(shí)踐能力的重要環(huán)節(jié) ,是對(duì)學(xué)生實(shí)際工作能力的具體訓(xùn) 練和考察過(guò)程 . 回顧起此次 DSP 原理及應(yīng)用的畢業(yè)設(shè)計(jì)，至今我仍感慨頗多，的確，從選題到定稿，從理論到實(shí)踐，在整整一個(gè)月的日子里，可以說(shuō)得是苦多于甜，但是可以學(xué)到很多很多的的東西，同時(shí)不僅可以鞏固了以前所學(xué)過(guò)的知識(shí)，而且學(xué)到了很多在書(shū)本上所沒(méi)有學(xué)到過(guò)的知識(shí)。 （ 2）畢業(yè)論文的內(nèi)涵 畢業(yè)論文是高等學(xué)校學(xué)生畢業(yè)前所撰寫(xiě)的學(xué)術(shù)論文。 ②畢業(yè)論文的功能 同時(shí)，畢業(yè)論文又是面向社會(huì)發(fā)表研究成果的重要手段，也是信息交流與信息存儲(chǔ)的重要工具，從而實(shí)現(xiàn)其