【正文】 同時，畢業(yè)論文又是面向社會發(fā)表研究成果的重要手段，也是信息交流與信息存儲的重要工具，從而實現(xiàn)其社會功能。 展望 畢業(yè)設計是培養(yǎng)學生綜合運用所學知識，發(fā)現(xiàn) ,提出 ,分析和解決實際問題 ,鍛煉實踐能力的重要環(huán)節(jié) ,是對學生實際工作能力的具體訓 練和考察過程 . 回顧起此次 DSP 原理及應用的畢業(yè)設計，至今我仍感慨頗多，的確，從選題到定稿，從理論到實踐，在整整一個月的日子里，可以說得是苦多于甜，但是可以學到很多很多的的東西，同時不僅可以鞏固了以前所學過的知識，而且學到了很多在書本上所沒有學到過的知識。 EDIS。 //SCI_senddata 為需要發(fā)送的數(shù)據(jù) } //接收程序 if(SciaRx_Ready() == 1) { Sci_Receivedata = 。當這個位為 1的時候， 表明發(fā)送數(shù)據(jù)緩沖寄存器 SCITXBUF已 經(jīng)準備好開始接收并發(fā)送下一個數(shù)據(jù)了。而 DSP 串口的異步串行通信基于 RS232C 標準，兩者的信號邏輯電平不一致，必須進行信號電平轉換 。 TMS320F2812 是一個較低功耗芯片 ,核電壓為 , IO 電壓為 。根據(jù)這個特點 ,設計者可以使用一個計數(shù)器來記錄 FIFO的使用情況 ,并把計數(shù)器的值作為產(chǎn)生 FIFO狀態(tài)信號的判據(jù)。當選擇 256個波特率時鐘延遲時， SCI模塊工作在最大延遲模式， FIFO移出的每個數(shù)據(jù)字之間有 256個波特率時鐘延遲。 SCI FIFO 描述 1. 復位：在上電復位時 ， SCI工作在標準 SCI模式，禁止 FIFO功能。前一個字符將會被覆蓋或丟失。 2 SW RESET 軟件復位位（低有效） 將 0寫入該位，初始化 SCI 狀態(tài)機和操作標志至復位狀態(tài)。 3 通信工作于半雙工或者全雙工模式。為保證數(shù)據(jù)的完整性，串行通信接口對接收的數(shù)據(jù)進行間斷檢測、奇偶性、超時和幀錯誤檢查。低功率設計 (供電電壓只有 118V 和 313V) 。 DSP 和 FPGA 的融合?？梢栽谑褂靡桓€發(fā)送數(shù)據(jù)的同時用另 一根線接收數(shù)據(jù)，它很簡單并且能夠實現(xiàn)遠距離通信。由于 TMS320F2812 包含了兩個串行通信接口（ SCI）模塊，所以 SCI模塊提供了 DSP 與其他標準 NRZ格式的異步外圍之間的數(shù)字通訊。 電源及復位電路的設計 ......................................................................... 16 時鐘電路設計 ...................................................................................... 17 DSP 與 JTAG 接口設計 ......................................................................... 18 串口通信硬件設計 ........................................................................................ 18 串口通信軟件設計 ........................................................................................ 20 第四章 總結與展望 .................................................................................................... 24 結論 ............................................................................................................. 25 展望 ............................................................................................................. 25 致 謝 ................................................................................................. 錯誤 !未定義書簽。 DSP 和微處理 器的融合。 畢業(yè)設計（論文） 3 第二章 TMS320F2812 DSP 及 SCI 口結構與原理 TMS320F2812 DSP 結構與原理 32 位的 TMS320F2812 DSP整合了 DSP 和微控制器的最佳特性，能夠在一個周期內(nèi)完成 32? 32 位的乘法累加運算，或兩個 16? 16 位乘法累加運算。為減少串口通信時 CPU 的開銷， TMS320F2812的串口支持 16級接收和發(fā)送 FIFO。 序號 SCI 模塊的特點 1 具有 4 個錯誤檢測標志：極性（ parity）、溢出（ overrun）、 幀 （ framing）、中斷（ break）檢測。 圖 4 SCI通信控制寄存器 (SCICCR) 序號 內(nèi)容 1 1個起始位 2 18個數(shù)據(jù)位 3 1個奇 /偶 /非極性位 4 12個結束位 5 在地址位模式下，有 1個用于區(qū)別數(shù)據(jù)或者地址的特殊位 位 名稱 功能描述 畢業(yè)設計（論文） 8 表 4 SCI通信控制寄存器 (SCICCR)的功能描述 SCI 控制寄存器 1(SCICTL1)： SCICTL1控制接收 /發(fā)送使能、 TXWAKE 和 SLEEP 功能以及 SCI 軟件復位，如圖 5和表 5所示。 圖 7給出了寄存器位的關系， 表 7給出了SCI 接收狀態(tài)寄存器的功能定義。 //選擇停止位，該位為 0時有 1 個停止位，該位為 1 時有 2 個停止位 當然，上述這幾個語句，我們也可以合并成如下的語句： =0x13。 7. 延遲發(fā)送： FIFO 中的數(shù)據(jù)傳送到發(fā)送移位寄存器的速率是可編程的，可以通過 SCIFFCT 寄存器的位 FFTXDLY（ 70）設置發(fā)送數(shù)據(jù)間的延遲。 在兩個不同時鐘域中傳送數(shù)據(jù)時 ,異步先進先出 ( FIFO, First In FirstOut)通常被用來保證數(shù)據(jù)傳送的安全性。只有嚴格把握上面幾點 ,才有可能設計出符合要求的異 步 FIFO。其只需要少數(shù)幾條線就可以在系統(tǒng)間交換信息，特別使用于計算機與計算機、計算機與外設之間的遠距離通信 。 在串行通信中斷服務子程序的編制過程中，參考圖 18所示的 DSP串行通信流程圖 畢業(yè)設計（論文） 21 接線引腳（ RxD） 發(fā)送引腳 (TxD) 圖 18 SCI程序流程圖 而 通常使用的有兩種方式：一種是查詢方式，另一種是中斷方式。而當接收器緩沖寄存器已經(jīng)準備 好數(shù)據(jù)等待 CPU去讀取時， RXRDY置 1，當 CPU將數(shù)據(jù)從 SCIRXBUF讀出時， RXRDY也 會自動清 0。SCITXINTA_ISR。隨著工業(yè)的發(fā)展 ,人們對工業(yè)控制的要求越來越高。教學與教育功能 畢業(yè)設計教學過程是高等院校培養(yǎng)計劃的重要組成部分；是進行設計科學教育，強化工程意識，接受工程基本訓練，提高工程實踐能力的重要培養(yǎng)階段；是培養(yǎng)優(yōu)良的思維品質，進行綜合素 質教育的重要途徑。 教務處隨機進 行進行抽查。畢業(yè)論文課題的確定，首先要符合教學基本要求，同時也要兼顧科學研究實際需要，緊密聯(lián)系實際。這次畢業(yè)設計終于順利完成了，在設計中遇到了很多問題，最后在老師的辛勤指導下，同學的幫助下終于迎刃而解。//使能 SCI 接收中斷 IER |= M_INT9。//返回 1 說明發(fā)送器已經(jīng)準備就緒，可以接收新的數(shù)據(jù)進行發(fā)送 } Else { i = 0。當從 SCIRXBUF寄存器 中已經(jīng)準備好一個字符的數(shù)據(jù)，等待 CPU去讀時， RXRDY位就會置 1。因為 MAX489芯片功耗低，集成度高， +5V供電，具有兩個接收和發(fā)送通道。該 芯片自帶電源監(jiān)控及復位管理功能 ,可以方便地實現(xiàn)電源及復位電路設計。 在異步 FIFO中的應用 在異步 FIFO的設計中 ,由于 FIFO兩端的時鐘不是同步的 ,上面介紹的設計方法就行不通了。當發(fā)送 FIFO復位位 TXFIFO和接收復 位位 RXFIFO將 FIFO指針復位為 0時，狀態(tài)位清零。 3. FIFO使能：通過將 SCIFFTX寄存器中的 SCIFFEN位置 1，使能 FIFO模式。 0 沒有檢測到幀錯誤； 1 檢測到幀錯誤； 4 RXRDY 接收器準備好標志位 當準備好從 SCIRXBUF 寄存器中讀一個新的字符時，接收器置位接收器準備好標志位，并且如果 RX/BK INT ENA 位（ ）是 1則產(chǎn)生接收器中斷。 在檢測到一個接收器間斷（ BRKDT 標志位，位 SCIRXST,位 5）后清除該位。 6 具有獨立的發(fā)送中斷使能位和接收中斷使能位。 TMS320F2812 SCI 結構與原理 SCI（ Serial Communication Interface），即串行通信接口，是一個雙線 的異步串口，即具有接收和發(fā)送兩根信號線的異步串口，一般可以看作是 UART （通用異步接收 /發(fā)送裝置）。 ◆ 片上存儲器 :閃存 128K 字 ,單訪問雙口 RAM(SARAM) 18k 字 。又由于 TMS320F2812包含了兩個串 行通信接口（ SCI）模塊，所以 SCI模塊提供了 DSP與其他標準 NRZ格式的異步外圍之間的數(shù)字通訊。其工作原理是接收模擬信號，轉換為 0或 1的數(shù)字信號。首先了解串行通信理論的有關概念，并提出了一個既能同時進行，又能夠獨立進行發(fā)送和接收操作的可行方案。 SCI FIFO 。 第二個階段，開始與 80 年代， DSP 從概念走向了產(chǎn)品， TMS32020 所實現(xiàn)的出色性能和特性備受業(yè)界關注。 第二章介紹了 TMS320F2812 DSP 及 SCI口結構與原理。 C28x DSP 的內(nèi)核還支持 IQ變換函數(shù)庫，使研發(fā)人員很方便的使用便宜的定點 DSP 來實現(xiàn)浮點運算。從圖 2，我們可以清楚的看到 SCIA 可以產(chǎn)生兩個中斷， SCIRXINTA 和 SCITXINTA，即發(fā)送中斷和接收中斷。將帶有格式信息的每一個數(shù)據(jù)字符叫做一幀。 0 禁止 RXRDY/BRKDT中斷； 1 使能 RXRDY/BRKDT中斷； 4 TX INT ENA SCITXBUF 寄存器中斷使能位 該位控制由 TXRDY 標志位（ ）置位引起的中斷請求。 //選擇數(shù)據(jù)長度，為 8 個數(shù)據(jù)位 =1。標準 SCI的一個字的發(fā)送緩沖器作為發(fā)送 FIFO和移位寄存器間的發(fā)送緩沖器。 16字的 FIFO可極大減少通信中斷次數(shù)以提高通信速率。能夠對亞穩(wěn)態(tài)的出現(xiàn)有一定抑制作用。晶振電路如圖 14所示： 畢業(yè)設計（論文） 18 X177X276XCLKOUT119TESTSEL134XRS160TEST167TEST266TRST135TCK136TMS126TD0127TD1131EMU0137EMU1146U2VDD4GND2OUTPUT3INH1U1CO48_30MC7R4dsp_vdddsp_vss 圖 14 晶振電路原理圖 DSP 與 JTAG 接口設計 DSP 仿真器通過 DSP 芯片上提供的掃描仿真引腳實現(xiàn)仿真功能 ,掃描 仿真消除了傳統(tǒng)電路仿真存在的電纜過長會引起的信號失真及仿真插頭的可靠性差等問題。 SCI 模塊采用了一個比較經(jīng)典的通信類模型，很好的體現(xiàn)了分層結構，應用層調(diào)接口函數(shù)對緩沖區(qū)進行操作 ，不直接操作硬件。如果各級中斷已 經(jīng)使能，則會響應 SCI的接收中斷。/*初始化 PIE 中斷 */ InitPieVectTable()。 //釋放 PIE同組中斷 if(SciaTx_Ready() == 1) { =SCI_Senddata。畢業(yè)論文具有學術論文所共有的一般屬性，它的構成與展開嚴格按照緒論、本論、結論的