【正文】 中主要用 Altera 公司 FPGA 來實(shí)現(xiàn) LED 屏顯示， MAX+PLUS II 是用來編寫模塊 VHDL 語言的必備工具。 （ 6）編程下載：確認(rèn)仿真無誤后，將文件下載到芯片中。 （ 3）邏輯綜合：將源文件調(diào)入邏輯綜合軟件進(jìn)行綜合，即把語言綜合成最簡(jiǎn)的布爾表達(dá)式和信號(hào)的連接關(guān)系。 其設(shè)計(jì)流程如圖 ： 圖 VHDL 工程設(shè)計(jì)流程 隨著 EDA 技術(shù)的發(fā)展，使用硬件語言設(shè)計(jì) FPGA 成為一種趨勢(shì)。 VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分，即端口）和內(nèi)部（或稱不可視部分），即設(shè)計(jì)實(shí)體的內(nèi)部功能和算法完成部分。 VHDL 在電子設(shè)計(jì)行業(yè)得到了廣泛的認(rèn)同。 Bipolar. VHDL 硬件描述語言 VHDL（ VeryHighSpeed Integrated Circuit Hardware Description Language）即超高速 集成電路 硬件描述語言 ，在基于 CPLD／ FPGA 和 ASIC 的 數(shù)位系統(tǒng) 設(shè)計(jì)中有著廣泛的應(yīng)用。系統(tǒng)內(nèi)可編程化和再程式化（ reprogrammable）。用戶可以通過編程決定每個(gè)單元的功能以及它們的互連關(guān)系，從而實(shí)現(xiàn)所需的邏輯功能。 FPGA 的結(jié)構(gòu)與原理 目前生產(chǎn) FPGA 的公司主要有 Xilinx、 Altera、 Actel、 Lattice、 QuickLogic 等，生產(chǎn)的 FPGA 品種和型號(hào)繁多。該系列 FPGA 采用日本富士通CS100A 90nm 工藝制造，集成了 高速 SERDES 模塊，多種形式的嵌入式 RAM，以及嵌入式定制 ASIC 模塊。這是該公司第三代的基于 Flash 的可編程邏輯方案。同時(shí)由于 FPGA 的功能完全取決于 VHDL 語言編寫的程序，不拘泥于某種芯片的特殊指令，更加提高了產(chǎn)品的更新?lián)Q代能力。 解決方案 考慮到目前出租車行業(yè)迅猛發(fā)展的趨勢(shì)以及對(duì)計(jì)費(fèi)器更高的靈活性要求，本設(shè)計(jì)希望嘗試一些新的方法來予以解決。如果系統(tǒng)設(shè)計(jì)的不好，則系統(tǒng)不是很穩(wěn)定，而且靈活度不夠，不易實(shí)現(xiàn)功能復(fù)雜的設(shè)計(jì)。近一年來，各大城市都在對(duì)出租車價(jià)格進(jìn)行調(diào)整，由于數(shù)量太多，很多城市的調(diào)價(jià)甚至需要一個(gè)月的時(shí)間才能完成，經(jīng)常會(huì)同一時(shí)間出現(xiàn)幾個(gè)價(jià)格，有的城市的出租車上還會(huì)出現(xiàn)司機(jī)人工計(jì)價(jià)的尷尬情形。目前市場(chǎng)上使用的出租車計(jì)費(fèi)器主要采用的都是利用 MCU 如89C51 單片機(jī)實(shí)現(xiàn)的計(jì)費(fèi)器設(shè)計(jì)，顯示方式上主要采用的是固定顯示內(nèi)容的 LED 顯示。本設(shè)計(jì)基于 FPGA 的出租車計(jì)費(fèi)器主要由Altera 公司的 ACEX 系列芯片，以及一些外部電路組成。隨著出租車價(jià)格市場(chǎng)化，許多因素主導(dǎo)了出租車行業(yè)成本的波動(dòng)。傳統(tǒng)的出租車計(jì)費(fèi)器由于發(fā)展使用了十幾年，在穩(wěn)定性、成本、以及使用習(xí)慣上都具有一些優(yōu)勢(shì)。 關(guān)鍵字 ： 出租車計(jì)費(fèi)器 FPGA MAX+PLUS VHDL 語言 基于 FPGA 技術(shù)的出租車計(jì)費(fèi)器設(shè)計(jì) II Abstract This article presents a method of how to use FPGA to design a taxi meter, andhow to replace traditional electrical design with burgeoning EDA develop period can be short because of the programmable FPGA and the design method which is simple and variable. It can also make the taxi count meter smaller and more the basic functions of taxi count meter, some new ideas are added concerning about the particularity of this calling. It bees more transplantable and easier to upgrade by using of the FPGA and programming with VHDL linkage between the cost factors which can be influenced by oil and the taxi cost may be possible through the flexible setting of the cost calculation make the design more practical value. Key Words: taxi meter。 基于 FPGA技術(shù)的出租車計(jì)費(fèi)器設(shè)計(jì) Design of Taxi Meter Based on FPGA 總計(jì) 畢業(yè)設(shè)計(jì)（論文） 28 頁 表 格 0 個(gè) 插 圖 16 幅 南昌工程學(xué)院 本 科 畢業(yè)設(shè)計(jì)（論文） I 目 錄 目 錄 ................................................................................................................................ I 摘 要 ................................................................................................................................ I Abstract............................................................................................................................ II 第一章 引言 .................................................................................................................... 1 第二章 概述 .................................................................................................................... 2 方案論證 ............................................................................................................... 2 出租車計(jì)費(fèi)器現(xiàn)狀和挑戰(zhàn) ............................................................................... 2 解決方案 ........................................................................................................ 3 FPGA 介紹 ............................................................................................................. 3 FPGA 發(fā)展?fàn)顩r ............................................................................................... 3 FPGA 的結(jié)構(gòu)與原理 ........................................................................................ 4 基本組成 ........................................................................................................ 5 VHDL 硬件描述語言 ............................................................................................... 5 MAX+PLUS II ........................................................................................................ 7 設(shè)計(jì)流程 ........................................................................................................ 7 Max+plusⅡ開發(fā)系統(tǒng)的特點(diǎn) ............................................................................ 8 設(shè)計(jì)流程 ........................................................................................................ 9 設(shè)計(jì)步驟 ........................................................................................................ 9 Altium Protel 2020 .......................................................................................... 10 第三章 出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)說明 ................................................................................... 11 系統(tǒng)總體結(jié)構(gòu) ...................................................................................................... 11 單元模塊描述 ....................................................................................................... 11 分頻模塊 ....................................................................................................... 11 計(jì)量控制模塊 ..........................................