【正文】 心里的疑問。學(xué)生可從自學(xué)理論知識入手，為分析問題打基礎(chǔ)。（3分） 3）畫圖。片2的ENT=1,ENP=RCO(片1)，CLK=CP,作為高位。要求用八選一數(shù)據(jù)選擇器74LS151實現(xiàn)（其中A2～A0為選擇控制端（地址端），按二進制譯碼，從8個輸入數(shù)據(jù)D0～D7中，選擇一個需要的數(shù)據(jù)送到輸出端Y，E為使能端，低電平有效。（5分）( ) ( ）因為BCD碼是一組四位二進制數(shù)，所以BCD碼能表示十六進制以內(nèi)的任何一個數(shù)碼。A、6 B、7 C、8 D、9三、判斷題(每題1分，共10分) ( ）普通TTL與非門的輸出端允許直接相連，實現(xiàn)線與。=1AF1VCC=1AF110K1ENAF1A、 B、 C、 D、 74LS138是3線8線譯碼器，譯碼輸出為低電平有效，若輸入A2A1A0=100時，輸出 =　　　　。A、相同 B、不相同 C、與觸發(fā)器有關(guān) D、與電平相同，, 它們的邏輯關(guān)系是（ ）。二、單項選擇題(每小題2分，共30分)引起組合邏輯電路中竟?fàn)幣c冒險的原因是（ ）A、邏輯關(guān)系錯； B、 干擾信號； C、電路延時； D、電源不穩(wěn)定。邏輯電路和 邏輯電路 。（）2=（ ）10=（ ）16。，則至少應(yīng)選用_______位二進制輸入代碼的轉(zhuǎn)換器。七、設(shè)計題(8分)畫出用同步十進制計數(shù)器74LS160接成一個同步八進制計數(shù)器的接線圖，可以附加必要的門電路，簡要說明設(shè)計思路。 （ ）9. 觸發(fā)器的異步復(fù)位端不受 CP 脈沖的控制。（ ）普通TTL與非門的輸出端允許直接相連，實現(xiàn)線與。每題1分，共10分）（ ）時序邏輯電路的輸出狀態(tài)與前一刻電路的輸出狀態(tài)有關(guān)，還與電路當(dāng)前的輸入變量組合有關(guān)。 1下圖中,滿足Q＊ =Q 的觸發(fā)器是_____________。A．D觸發(fā)器 一個T觸發(fā)器，在T=1時，加上時鐘脈沖，則觸發(fā)器 。A. B. C. D. 二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達式Y(jié)= 。某計數(shù)器狀態(tài)轉(zhuǎn)換圖如圖,該電路為________進制計數(shù)器。A/D轉(zhuǎn)換的一般步驟包括 、 、 和 。觸發(fā)器按照邏輯功能的不同可以分為 、 、 、 等幾類。4．常見的脈沖產(chǎn)生電路有 ，常見的脈沖整形電路有 、 。（ ） 雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強，因此常用于數(shù)字式儀表中。（ ）1 D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（ ）1 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tW表示，與電路中RC成正比。（ ） 。（ ） 所有的半導(dǎo)體存儲器在運行時都具有讀和寫的功能。 19．若某ADC取量化單位△=，并規(guī)定對于輸入電壓，在0≤＜時，認(rèn)為輸入的模擬電壓為0V，輸出的二進制數(shù)為000，則≤＜時，輸出的二進制數(shù)為 。 15．為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率和輸入模擬信號的最高頻率的關(guān)系是 。 11． 石英晶體多諧振蕩器的突出優(yōu)點是 。 7．PLD器件的基本結(jié)構(gòu)組成是 。3．只讀存儲器ROM在運行時具有 功能。即能從000加到111，再從111減到000循環(huán)。 Q3CPQ2Q1下圖是一個實現(xiàn)串行加法的電路圖，被加數(shù)11011及加數(shù)10111已分別存入二個五位被加數(shù)和加數(shù)移位寄存器中。8．時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 時序電路和 時序電路。4．一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是 。（ ）1利用反饋歸零法獲得N進制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）異步時序電路的各級觸發(fā)器類型不同。（ ） 若要實現(xiàn)一個可暫停的一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。=AB，K= =AB，K= =，K=AB =，K=AB二、判斷題（正確打√，錯誤的打）D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。 13．8位移位寄存器，串行輸入時經(jīng) 個脈沖后，8位數(shù)碼全部移入寄存器中。 9．描述觸發(fā)器的邏輯功能的方法有 。 D.5．對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D= 。用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)試用并行四位加法器74LS283連接成將余三碼轉(zhuǎn)換成8421BCD代碼的轉(zhuǎn)換電路作業(yè)（三）一、 選擇題1．在下列觸發(fā)器中，有約束條件的是 。當(dāng)輸入變量A、B、C、D有3個或3個以上為1時輸出為1，輸入為其他狀態(tài)時輸出為0。當(dāng)輸入信號A3A2A1A0為0000～1001這10種狀態(tài)時，輸出端從依次給出低電平，當(dāng)輸入信號為偽碼時，輸出全為1。四、寫出下列各圖的輸出函數(shù)。（ ）。（ ）。（ ）6．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ）2． 當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。A. 修改邏輯設(shè)計 11．用三線八線譯碼器74LS138實現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng) 。 7．函數(shù)，當(dāng)變量的取值為 時，將出現(xiàn)冒險現(xiàn)象。 C. OD門 3．邏輯表達式Y(jié)=AB可以用 實現(xiàn)。17．已知函數(shù)的對偶式為+，則它的原函數(shù)為 。14．邏輯函數(shù)F=A（B+C）11. 邏輯代數(shù)中與普通代數(shù)相似的定律有 、 、 。 5. （）2=( )8=( )166. ( )8 =（ ）2 =( )10=( )16=( )8421BCD7. ( )16=（ ）2=( )8=( )10= ( )8421BCD8. ( 0111 1000)8421BCD =（ ）2=( )8=( )10=( )169. 邏輯代數(shù)又稱為 代數(shù)。2. 分析數(shù)字電路的主要工具是 ，數(shù)字電路又稱作 。5．因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（ ）3． 異或運算與同或運算在邏輯上互為反函數(shù)。A .A+B +C C.（A+B）（A+C） +C12．在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。 101 0101 3．與十進制數(shù)（）10等值的數(shù)或代碼為 。（3）課程設(shè)計成績以百分制計算，占課程總成績的20%。 網(wǎng)上資源及網(wǎng)上教學(xué)活動信息（一）網(wǎng)絡(luò)資源：相關(guān)課程的電子教案、習(xí)題、試題、視頻等。主要內(nèi)容及要求：掌握A/D轉(zhuǎn)換的一般工作過程：取樣保持、量化編碼。對于這幾種電路，應(yīng)重點了解其特點、波形分析法、參數(shù)計算及基本應(yīng)用。第八章 可編程邏輯器件重點和難點：可編程邏輯器件（PLD）；復(fù)雜的可編程邏輯器件（CPLD）；現(xiàn)場可編程門陣列（FPGA）。主要內(nèi)容及要求：掌握幾種典型、常用時序邏輯功能器件的邏輯功能及功能擴展，能判別同步時序及異步時序；掌握時序邏輯邏輯功能的描述方法：方程組（狀態(tài)方程、驅(qū)動方程、輸出方程）、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、邏輯圖及基本分析方法，會分析同步時序邏輯電路，判斷其能否自啟動；掌握同步計數(shù)器的邏輯功能及功能擴展，會構(gòu)成任意進制計數(shù)器及環(huán)形、扭環(huán)計數(shù)器；了解時序邏輯電路的復(fù)合卡諾圖、時序圖、同步時序邏輯的基本設(shè)計過程及常用時序邏輯電路的工作原理。要正確選用觸發(fā)器，不僅需要知道它的邏輯功能，還必須知道它的觸發(fā)方式。能夠根據(jù)器件的功能表正確合理地運用這些控制端，最大限度地發(fā)揮作用器件的潛力，設(shè)計出任何其他邏輯功能的組合電路。主要內(nèi)容及要求：要求掌握TTL、CMOS門電路的邏輯功能（普通門、OC門、OD門、TSL、TG、SW）、特性，參數(shù)和使用方法；理解門電路的工作原理。掌握邏輯函數(shù)的化簡與變換：公式法、卡諾圖法第三章 門電路重點和難點：門電路是各種數(shù)字電路及數(shù)字系統(tǒng)的基本邏輯單元。描述解決相應(yīng)問題算法的設(shè)計思想。課程設(shè)計報告的規(guī)范課程設(shè)計報告要求規(guī)范書寫。（2） 培養(yǎng)學(xué)生自學(xué)參考書籍，查閱手冊、圖表和文獻資料的能力。（六）教學(xué)大綱： 學(xué)習(xí)進度安排表 根據(jù)課程內(nèi)容及學(xué)時，以下是學(xué)習(xí)進度安排參考表，學(xué)生可根據(jù)自己的學(xué)習(xí)情況作一定的調(diào)整。其中自學(xué)72學(xué)時，課程設(shè)計24學(xué)時，面授32個學(xué)時。熟悉中大規(guī)模集成電路應(yīng)用。通過本課程的學(xué)習(xí)，應(yīng)掌握數(shù)字電子技術(shù)的基本原理、基本分析與設(shè)計方法。（三）學(xué)分：4學(xué)分,總學(xué)時