【正文】 PORT (s0,s1:IN std_logic。 ready: IN std_logic。 c4:OUT std_logic。 END COMPONENT keysync_model。IN std_logic。 clk_div2:OUT std_logic)。 a,b,c,d,e,f,g:OUT std_logic)。 setup: IN std_logic。USE 。 參考文獻(xiàn)[1]可編程邏輯器件FPGA/PLD沖擊未來的系統(tǒng)設(shè)計[OL]. [2] 王金明等．?dāng)?shù)字系統(tǒng)設(shè)計與Verilog HDL[M]．電子工業(yè)出版社，2002[3] 任勇峰, 莊新敏．VHDL與硬件實現(xiàn)速成[M]．國防工業(yè)出版社，2005[4] 金西．VHDL與復(fù)雜數(shù)字系統(tǒng)設(shè)計[M]．西安電子科技大學(xué)出版社， 2003[5] 馮濤，王程．Max+plusII入門與提高[M]．人民郵電出版社， 2002[6]汪國強等．可編程路邏輯器件實驗[M]．電子工業(yè)出版社， 2005[7]居悌．可編程路邏輯器件的開發(fā)與應(yīng)用[M]．人民郵電出版社，1995[8]趙立民．可編程路邏輯器件與數(shù)字系統(tǒng)設(shè)計[M]．機械工程出版社，2003[9] Wayne Wolf． FPGAbased system design [M]． China Machine Press， 2005[10] 楊恒．FPGA/CPLD最新實用技術(shù)指南[M]．清華大學(xué)出版社，2005[11] aided routing for plex programmable logic device manufacturing test development [J]． IEEE， April 2000：171176[12] Charles W. McKay. Digital Circuits[M]．Englewood Cliffs, . c1978.[13] Allan R. Hambley ．Electronics[M] ． Publishing House of Electronics Industry ，2005[14] Mark D. Birnbaum． Essential electronic design automation[M]．2005[15]于楓，張麗英，廖宗建．ALTERA可編程邏輯器件應(yīng)用技術(shù)[M]．科學(xué)出版社，2004附錄：1） 頂層文件VHDL源程序LIBRARY IEEE。這證明了設(shè)計的正確性和方法的可行性。第4章 結(jié) 論本文用可編程邏輯器件實現(xiàn)了多功能數(shù)字鎖系統(tǒng)的功能,增加了系統(tǒng)的及程度，節(jié)省了資源。在c狀態(tài)時按下open_t鍵，不符合啟動程序，則進(jìn)入f狀態(tài)同時紅燈亮。如果按下open_t鍵，如波形圖c44出現(xiàn)高電平，控制器發(fā)出紅燈亮信號并進(jìn)入報警返回狀態(tài)f狀態(tài)。仿真波形：圖34 系統(tǒng)各狀態(tài)轉(zhuǎn)換仿真圖從上圖可以看出，系統(tǒng)處于a狀態(tài)（建立等待狀態(tài)）時，密碼器不會接受除wait_t以外的信號，按下wait_t鍵，系統(tǒng)進(jìn)入b狀態(tài)（準(zhǔn)備就緒狀態(tài)）同時輸出計數(shù)器清零信號setup。 end if。 s_lr=39。 if (c22=39。 current_state=qf。039。) then current_state=qc。 when qe=en=39。 else s_lg=39。139。 elsif(c33=39。139。 else current_state=qc。) then current_state=qe。 else p=39。) then current_state=qd。 reset=39。039。 if (c44=39。p=39。139。039。139。 s_lr=39。 wait_1=39。 if (c11=39。 wait_1=39。 signal current_state:state:=qa。 p,reset :out std_logic。 dep :in std_logic。仿真源程序：library ieee。clk_div2為控制器提供時鐘，dep為比較器輸出信號，綠燈和紅燈均為低電平有效。開鎖過程完成。第3章 仿真及測試結(jié)果各模塊的VHDL語言描述文件見附錄，通過仿真得到了令人滿意的波形。另外，數(shù)字密碼a0~aready、open_t 、wait_t 、setup均由按鍵方式產(chǎn)生，其產(chǎn)生時刻和持續(xù)時間長短是隨機不定的，并且存在因開關(guān)簧片反彈而引起的電平抖動現(xiàn)象，因此每個開關(guān)后面安一個消抖模塊以保證系統(tǒng)能捕捉到輸入脈沖，同時保證每按一個鍵只形成一個寬度為系統(tǒng)時鐘周期的脈沖。如果計數(shù)器的計數(shù)值計到3，表示3個密碼已經(jīng)輸入完畢。5) 如果密碼輸入時操作失誤，按下ready鍵重新回到密碼鎖準(zhǔn)備就緒狀態(tài)。這時設(shè)置按鍵wait_t使密碼鎖重新進(jìn)入等待狀態(tài)。1) 給密碼鎖上電后按下ready鍵，表示密碼器準(zhǔn)備就緒，可以接受外界輸入密碼。故本設(shè)計采用串行數(shù)字鎖并對操作過程有所規(guī)定。波形及相關(guān)程序見附錄。因此，用一片可編程邏輯器件芯片——FPGA/CPLD實現(xiàn)數(shù)字鎖的功能既節(jié)省了資源又提高了系統(tǒng)的可靠性。該定律指出，IC的集成度(即每個微電子芯片上集成的器件數(shù))，每IS個月翻一番，對應(yīng)于IC制作工藝的特征線寬則每三年縮小30%。近幾年來EDA技術(shù)的迅猛發(fā)展給電子產(chǎn)品的設(shè)計帶來了新方法，有文章評論可編程邏輯器件FPGA/PLD將沖擊未來的系統(tǒng)設(shè)計[1]。本項目的數(shù)字鎖除能實現(xiàn)同于其他數(shù)字鎖的一般功能外，還有一些其他的優(yōu)點。本文通過對數(shù)字密碼鎖的功能分析劃分了數(shù)字密碼鎖的結(jié)構(gòu)模塊，并用VHDL語言對各模塊進(jìn)行硬件描述，畫出系統(tǒng)原理圖。山東大學(xué)本科畢業(yè)設(shè)計目 錄摘要………………………………………….1Abstract……………………………………..1第1章 緒論………………………………..2第2章設(shè)計方案……………………………3…………………………….3…………………………….5………………………….5第3章 仿真及測試結(jié)果………………….7 頂層設(shè)計仿真波形………………………7 時鐘信號仿真波形………………………8 ……………………………8第4章 結(jié)論………………………………13致謝………………………………………..13參考文獻(xiàn)…………………………………..14附錄………………………………………..15摘 要 電子產(chǎn)品的應(yīng)用給人們的生活帶來了方便和快捷。一個可編程邏輯器件芯片可以實現(xiàn)很多功能，既減少了資源又提高了可靠性。關(guān)鍵字：FPGA；CPLD；可編程邏輯器件；數(shù)字密碼鎖Abstract The application of electronics products brings great convenience to our life. As a electronics product, digital encrypted lock has more advantages over traditional lock in our daily use. Meanwhile, the development of EDA technology takes a breakthrough to the performance of electronics products, which saves the resources and enhances the reliability. In this paper, through analysis of the digital encrypted lock’s function, we divided the whole system into several modules. Then, we described each module by VHDL (Very HighSpeed Integrated Circuit Hardware Description Language) and drew the graphic files. We simulated the files and finally got the results. When you input correct codes, the door opens and the light is green. When the wrong codes are inputted, the light turns red and the alert rings. The results have demonstrated the feasibility of our approach. Key words: FPGA；CPLD；Programmable Logic Device；Digital Encrypted Lock第1章 緒 論隨著科技的發(fā)展，電子產(chǎn)品已廣泛地應(yīng)用于人們的日常生活，數(shù)字密碼鎖也應(yīng)用于保險提箱、超市物品柜等諸多場合，給人們帶來了安全和方便。基于這些優(yōu)點和其廣泛的實用性，該數(shù)字鎖具有研發(fā)的意義。Moore的預(yù)言在其后的幾十年中表現(xiàn)出驚人的吻合，且被稱之為Moore定律[2]。現(xiàn)在人們已經(jīng)能夠把一個完整的電子系統(tǒng)集成在一個芯片上了。仿真結(jié)果證明了我們設(shè)計的正確性。采用串行輸入方式，電路較簡單，而且還有一個優(yōu)點，就是串行輸入必須用時序電路實現(xiàn)，對結(jié)果的判別與操作程序有關(guān)。 圖21 密碼鎖各模塊劃分1. 數(shù)字按鍵輸入信號a0~a9,用來進(jìn)行數(shù)字按鍵操作；2. 按鍵輸入信號wait_t, 用來建立密碼器的等待狀態(tài)；3. 按鍵輸入信號ready,用來設(shè)置密碼器的準(zhǔn)備操作狀態(tài)；4. 按鍵輸入信號setup,用于內(nèi)部人員進(jìn)行重新設(shè)置密碼器；5. 按鍵輸入信號open_t,用來設(shè)置密碼器進(jìn)入啟動狀態(tài)；6. 綠燈指示驅(qū)動信號led_g,驅(qū)動綠燈顯示；7. 紅燈指示驅(qū)動信號led_g,驅(qū)動紅燈顯示；8. 蜂鳴器驅(qū)動信號alert,驅(qū)動蜂鳴器報警；9. 外部時鐘信號clk,用來作為內(nèi)部操作時鐘和驅(qū)動蜂鳴器；10. 數(shù)碼管顯示譯碼輸出a, b, c, d, e, f, g 。3) 密碼鎖開啟結(jié)束后，密碼鎖進(jìn)入下一次開鎖等待狀態(tài)。安全起見，setup應(yīng)置于外部人員看不到的地方。外部鍵每送入一個密碼，計數(shù)器的計數(shù)值加1。所以，密碼器每輸入一個密碼應(yīng)該向控制器模塊送入一個data_in信號，顯然這個信號也應(yīng)該同步。根據(jù)工作過程，可以得到控制器工作流程圖，見附錄，并化簡得到狀態(tài)轉(zhuǎn)換的激勵方程：各狀態(tài)之間的轉(zhuǎn)換過程如下：圖22 控制器狀態(tài)轉(zhuǎn)換圖上圖描述了控制器在6個狀態(tài)之間的跳轉(zhuǎn)過程和具體轉(zhuǎn)換條件，可以清楚地看出控制器的工作過程。按下open_t鍵以后，綠燈亮（低電平有效）。： 下面我們對數(shù)字鎖的核心部分——控制器進(jìn)行仿真。模塊流程圖見附錄。 data_in :in std_logic。 en :out std_logic。architecture control_model_arch of control_model is type state is (qa,qb,qc,qd,