高效率同步降壓型轉(zhuǎn)換器的版圖設(shè)計研究課程-全文預(yù)覽
【正文】 CADENCE公司生產(chǎn)的集成電路設(shè)計工具的總稱，是一個大型的EDA軟件合集，是具有強大功能的大規(guī)模集成電路計算機輔助設(shè)計系統(tǒng)，它幾乎可以完成電子設(shè)計的方方面面，包括ASIC設(shè)計、FPGA設(shè)計和PCB設(shè)計等。本項目來源于廈門元順微電子成都分公司的實際項目，在綜合市場因素和工藝水平的基礎(chǔ)上，利用cadence、calibre等EDA工具， BCD工藝設(shè)計了一款電流模高效率同步降壓型DCDC轉(zhuǎn)換器的版圖，從底層block開始到頂層的布局布線，在版圖結(jié)構(gòu)中做好匹配，屏蔽敏感信號，隔離高噪聲模塊與易受干擾模塊，做好latch_up防護(hù)，利用合理的ESD結(jié)構(gòu)防止靜電泄放。本次版圖設(shè)計采用UTC BCD工藝。關(guān)鍵詞：高效率，同步整流，電流模式47 / 51ABSTRACTWith the integrated circuit has entered the deep submicron times,the layout design had became an important part of the integrated circuit industry is not only the chip can be generated,but also related to whether the actual product performance can achieve the expected ,it is very important to research layout design of the synchronous and stepdown converter.This chip is a highfrequency, synchronous,rectified, stepdown, switchmode converter with builtin power MOSFETs. It offers a very pact solution to achieve a 2A continuous output current with excellent load and line regulation over a wide input supply range. The MP1494 has synchronous mode operation for higher efficiency over the output current load range. Currentmode operation provides fast transient response and eases loop protection features include overcurrent protection and thermal shut MP1494 requires a minimal number of readilyavailable standard external ponents,and is available in a spacesaving 8pin package.Key words：highfrequency, synchronous rectifier,current mode目錄第1章． 課題整體框架 1 1 1 2第2章． 設(shè)計方案 3 軟件部分 3 軟件工具 3 cadence操作說明 3 集成電路版圖可靠性需要避免的三大效應(yīng) 7 PAE 7 Latch_up 8 ESD效應(yīng) 11 子模塊版圖 14 LDO模塊 14 UVLO模塊 15 freq_p模塊 16 control_logic模塊 17 current_sense模塊 18 EN模塊 19 HS_control模塊 19 OCP模塊 20 EA_pensation模塊 21 AAM模塊 22 Driver_HS模塊 23 Driver_Bootstrap模塊 24 OSC模塊 25 Driver_LS模塊 26 EA_core模塊 26 頂層版圖 27 頂層版圖布局 27 頂層版圖 28第3章． 實現(xiàn)功能 29 實現(xiàn)功能描述 29 部分模塊功能介紹 30第4章． 調(diào)試與實現(xiàn) 31 調(diào)試中遇到的重點與難點 31 不接Power的Nwell 31 高壓器件的第五端 32 解決方案 34 不接Power的Nwell的解決方案 34 高壓器件的第五端的連接方式 36 實現(xiàn)展示 41 高壓器件的第五端連接正確之后的驗證 41第5章． 總結(jié) 42參考文獻(xiàn) 43致謝 44附錄 45附錄一：IC版圖設(shè)計中電阻的匹配基礎(chǔ)篇 45第1章． 課題整體框架隨著電子產(chǎn)品輕、薄化的發(fā)展趨勢，要求電子元器件體積更小，功耗更低。具有內(nèi)置的功率MOS，實現(xiàn)了連續(xù)輸出2A電流，具有優(yōu)異的負(fù)載和電路調(diào)控能力。摘要隨著集成電路已經(jīng)進(jìn)入深亞微米時代，版圖設(shè)計早已成為集成電路產(chǎn)業(yè)鏈中重要的一環(huán)。該芯片是一個高頻率，同步整流，降壓型開關(guān)模式轉(zhuǎn)換器。該芯片采用的是節(jié)省空間的SOT238引腳封裝。電源轉(zhuǎn)換器根據(jù)輸入和輸出信號的不同可以分為四大類：交流 交流轉(zhuǎn)換器(ACAC converter) 、交流直流轉(zhuǎn)換器（ACDC converter）、直流直流轉(zhuǎn)換器（DCDC converter）、直流交流轉(zhuǎn)換器（DCAC converter），本項目為直流直流轉(zhuǎn)換器（DCDC converter）。本次課題設(shè)計的任務(wù)是根據(jù)電路設(shè)計者提供的高精度的同步降壓型開關(guān)轉(zhuǎn)換器電路，結(jié)合實際工藝要求完成高質(zhì)量的版圖設(shè)計。我國集成電路設(shè)計行業(yè)與經(jīng)濟發(fā)達(dá)的國家相比，差距還很大，我們應(yīng)該努力提升自身業(yè)務(wù)能力，從工藝制造到電路設(shè)計方面提升自身對集成電路的理解以在實際項目中繪制出更為優(yōu)異的版圖。在cadence ic51中包含了混合輸入的原理圖輸入方式（Virtuos Schematic Composer）、混合信號設(shè)計環(huán)境（Affirma Analog Design Environment）、版圖編輯（Virtuoso Layout Editor）等等。其中amp。位于窗口下方，mouse字樣上方的是CIW窗口（Command Interpreter Window），即為命令解釋窗，此外cadence軟件內(nèi)嵌的控制窗口，通過此處可以在cadence軟件啟動之后加載腳本文件等。圖25 新建庫的設(shè)置點擊ok后，彈出如圖26所示窗口，選擇本次項目所需技術(shù)庫“UTC06_BCD_5V_18V_30V_40V”。圖27 庫的屬性在新建立的庫中新建一個view為Virtuoso的Cellview，在此Cellview繪制版圖，操作如圖28所示。另外，離子注入（ion implanting）也可能導(dǎo)致電荷的聚集。“天線比率”的定義是：構(gòu)成所謂“天線”的導(dǎo)體（一般是金屬）的面積與所相連的柵氧化層面積的比率。又分為“向上跳線”和“向下跳線”兩種方式?，F(xiàn)代的多層金屬布線工藝，在低層金屬里出現(xiàn)PAE 效應(yīng)，一般都可采用向上跳線的方法消除。當(dāng)金屬層位置有足夠空間時，可直接加上二極管，若遇到布線阻礙或金屬層位于禁止區(qū)域時，就需要通過通孔將
法律信息相關(guān)推薦
鄂ICP備17016276號-1