【正文】 IGHT：右轉(zhuǎn)信號(hào)；LEFT：左轉(zhuǎn)信號(hào)； BRAKE：剎車信號(hào)；NIGHT：夜間行駛信號(hào)；*數(shù)據(jù)出口：LP：左側(cè)燈控制信號(hào)；RP：右側(cè)燈控制信號(hào)；LR：錯(cuò)誤控制信號(hào)；BRAKE_LED：剎車控制信號(hào)；NIGHT_LED：夜間行駛控制信號(hào)*程序功能描述：該段程序用于對(duì)汽車尾燈進(jìn)行整體控制，當(dāng)輸入為左轉(zhuǎn)信號(hào)時(shí)，輸出左側(cè)燈控制信號(hào)；當(dāng)輸入為右轉(zhuǎn)信號(hào)時(shí)，輸出右側(cè)燈控制信號(hào)；當(dāng)同時(shí)輸入LEFT和RIGHT信號(hào)時(shí)，輸出錯(cuò)誤控制信號(hào)。輸入信號(hào)有左（left）轉(zhuǎn)、右（right）轉(zhuǎn)和剎車（stop）三種； 系統(tǒng)功能分析要實(shí)現(xiàn)設(shè)計(jì)要求里面的各種情況，現(xiàn)將系統(tǒng)分為四個(gè)模塊：汽車尾燈主控制模塊 CTRL：該模塊接收左轉(zhuǎn)、右轉(zhuǎn)、剎車和正常行駛的控制信號(hào)，根據(jù)所接受的信號(hào)控制左尾燈控制模塊和右尾燈控制模塊左側(cè)尾燈控制模塊 LC：接受汽車狀態(tài)模塊的控制信號(hào)對(duì)左邊三個(gè)尾燈的亮與滅進(jìn)行控制。2） AS主動(dòng)串行編程模式AS主動(dòng)串行編程式的操作步驟如下：（1） 選擇QuartusⅡ主窗口Assignments菜Device命令，進(jìn)入 Settings對(duì)話框的 Device頁(yè)面進(jìn)行設(shè)置。6 、Quartus II器件編程1） JTAG編程下載模式此方式的操作步驟主要分為3步：? 選擇QuartusⅡ主窗口的Tools菜單下的Programmer命令或點(diǎn)擊圖標(biāo)，進(jìn)入器件編程和配置對(duì)話框。4） 設(shè)置輸入信號(hào)波形，先用鼠標(biāo)左鍵單擊并拖動(dòng)鼠標(biāo)選擇要設(shè)置的區(qū)域，單擊工具箱中按鈕Forcing High(1)則該區(qū)域變?yōu)楦唠娖健? 、時(shí)序仿真設(shè)計(jì)1） 新建用于仿真的波形文件，執(zhí)行FileNew?命令，可建立和編輯的文件有三類：器件設(shè)計(jì)文件Device Design Files、軟件文件Software Files和其他文件Other Files。2） 連接各個(gè)元件符號(hào)，把鼠標(biāo)移置一個(gè)元件引腳連接處，單擊鼠標(biāo)左鍵，移到要與之相連的元件的連接處，松開(kāi)鼠標(biāo)即可連接兩個(gè)要連的元件。2 、編輯設(shè)計(jì)圖形文件1） 設(shè)計(jì)輸入在菜單欄中選擇【File】/【New】命令。3） 如圖所示是選擇可編程邏輯器件對(duì)話框，選Yes為手動(dòng)選擇需要的器件，選No則由編譯器自動(dòng)選擇。 QuartusⅡ的使用步驟新建一個(gè)工程1） 選擇菜單命令File|New Project Wizard ,點(diǎn)擊next將彈出如圖所示對(duì)話框，選擇項(xiàng)目存放目錄、填寫(xiě)項(xiàng)目名稱，注意項(xiàng)目頂層設(shè)計(jì)實(shí)體名稱必須和項(xiàng)目名稱保持一致。 FPGAFPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。當(dāng)硬件電路的設(shè)計(jì)描述完成以后，VHDL 語(yǔ)言允許采用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)。VHDL 語(yǔ)言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會(huì)給硬件描述帶來(lái)較大的自由度。VHDL 語(yǔ)言設(shè)計(jì)方法靈活多樣，既支持自頂向下的設(shè)計(jì)方式，也支持自底向上的設(shè)計(jì)方法；既支持模塊化設(shè)計(jì)方法，也支持層次化設(shè)計(jì)方法。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 VHDL語(yǔ)言VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。因此，進(jìn)行汽車尾燈控制設(shè)計(jì)研究，具有非常深遠(yuǎn)的實(shí)際和理論意義?；贔PGA的汽車尾燈控制畢業(yè)設(shè)計(jì) 目 錄 摘要………………………………………………………………………………………………ⅠAbstract…………………………………………………………………………………………Ⅱ緒論………………………………………………………………………………………………11 課題理論基礎(chǔ)EDA技術(shù)…………………………………………………………………2 EDA簡(jiǎn)介……………………………………………………………… …………………2 VHDL語(yǔ)言…………………………………………………………………………………2 VHDL語(yǔ)言特點(diǎn)…………………………………………………………………………2 FPGA………………………………………………………………………………………3 Quartus II集成開(kāi)發(fā)環(huán)境……………………………………………………………3 Quartus II簡(jiǎn)介………………………………………………………………………3 Quartus II 的使用步驟……………………………………………………………32 系統(tǒng)的總體設(shè)計(jì)……………………………………………………………………………7 系統(tǒng)總體介紹……………………………………………………………………………7 系統(tǒng)功能分析……………………………………………………………………………7 系統(tǒng)設(shè)計(jì)流程……………………………………………………………………………8 設(shè)計(jì)流程…………………………………………… …………………………………8 設(shè)計(jì)思路…………………………………… …………………………………………83 系統(tǒng)功能模塊詳細(xì)設(shè)計(jì)…………………………………………………………………9 主控制模塊CTRL的設(shè)計(jì)與實(shí)現(xiàn)…………………………… ………………………9 左側(cè)尾燈控制模塊LC的設(shè)計(jì)與實(shí)現(xiàn)………………………………………………11 右側(cè)尾燈控制模塊RC的設(shè)計(jì)與實(shí)現(xiàn)………………………………………………13 時(shí)鐘分頻模塊 SZ的設(shè)計(jì)與實(shí)現(xiàn)……………………………………………………15 剎車、夜間行駛功能和元件例化……………………………………………………17 頂層文件結(jié)構(gòu)設(shè)計(jì)……………………………………………………………………194 系統(tǒng)運(yùn)行結(jié)果……………………………………………………………………………21 管腳綁定…………………………………………………………………………………21 模塊工作狀態(tài)分析……………………………………………………… ……………21 主控制模塊CTRL……………………………………………………… ……………21 左側(cè)尾燈控制模塊LC………………………………………………………………21 右側(cè)尾燈控制模塊RC………………………………………………………………22 時(shí)鐘分頻模塊SZ……………………………………………………………………22結(jié)論……………………………………………………… ……………………… ……………24致謝……………………………………………………………… ……………………………26參考文獻(xiàn)………………………………………………………………………………………27 28緒 論 在當(dāng)今社會(huì)中，汽車已漸漸成為了我們?nèi)粘１夭豢缮俚囊徊糠?，而信息時(shí)代的發(fā)展使得數(shù)字時(shí)代已經(jīng)成為一種現(xiàn)實(shí)，并且無(wú)時(shí)無(wú)刻不在影響著人們的日常生活，因此將其結(jié)合發(fā)展是時(shí)代的必然。而我們需要一套更加快捷、可靠、合理與安全的設(shè)計(jì)方法，以便更好的為我們國(guó)家的發(fā)展和人們生活服務(wù)。EDA技術(shù)主要包括VHDL語(yǔ)言、FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）、以及Quartus II集成開(kāi)發(fā)環(huán)境【1】。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。此外，VHDL 語(yǔ)言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn)，這是其他硬件描述語(yǔ)言所不能比擬的。VHDL 語(yǔ)言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問(wèn)題。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放在庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用【4】。該軟件具有開(kāi)放性、與結(jié)構(gòu)無(wú)關(guān)、多平臺(tái)、完全集成化、豐富的設(shè)計(jì)庫(kù)、模塊化工具等特點(diǎn)，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程?？梢栽贔ile空白處選擇添入已存在的設(shè)計(jì)文件加入到這