【正文】 基于FPGA的汽車尾燈控制畢業(yè)設(shè)計(jì) 目 錄 摘要………………………………………………………………………………………………ⅠAbstract…………………………………………………………………………………………Ⅱ緒論………………………………………………………………………………………………11 課題理論基礎(chǔ)EDA技術(shù)…………………………………………………………………2 EDA簡介……………………………………………………………… …………………2 VHDL語言…………………………………………………………………………………2 VHDL語言特點(diǎn)…………………………………………………………………………2 FPGA………………………………………………………………………………………3 Quartus II集成開發(fā)環(huán)境……………………………………………………………3 Quartus II簡介………………………………………………………………………3 Quartus II 的使用步驟……………………………………………………………32 系統(tǒng)的總體設(shè)計(jì)……………………………………………………………………………7 系統(tǒng)總體介紹……………………………………………………………………………7 系統(tǒng)功能分析……………………………………………………………………………7 系統(tǒng)設(shè)計(jì)流程……………………………………………………………………………8 設(shè)計(jì)流程…………………………………………… …………………………………8 設(shè)計(jì)思路…………………………………… …………………………………………83 系統(tǒng)功能模塊詳細(xì)設(shè)計(jì)…………………………………………………………………9 主控制模塊CTRL的設(shè)計(jì)與實(shí)現(xiàn)…………………………… ………………………9 左側(cè)尾燈控制模塊LC的設(shè)計(jì)與實(shí)現(xiàn)………………………………………………11 右側(cè)尾燈控制模塊RC的設(shè)計(jì)與實(shí)現(xiàn)………………………………………………13 時(shí)鐘分頻模塊 SZ的設(shè)計(jì)與實(shí)現(xiàn)……………………………………………………15 剎車、夜間行駛功能和元件例化……………………………………………………17 頂層文件結(jié)構(gòu)設(shè)計(jì)……………………………………………………………………194 系統(tǒng)運(yùn)行結(jié)果……………………………………………………………………………21 管腳綁定…………………………………………………………………………………21 模塊工作狀態(tài)分析……………………………………………………… ……………21 主控制模塊CTRL……………………………………………………… ……………21 左側(cè)尾燈控制模塊LC………………………………………………………………21 右側(cè)尾燈控制模塊RC………………………………………………………………22 時(shí)鐘分頻模塊SZ……………………………………………………………………22結(jié)論……………………………………………………… ……………………… ……………24致謝……………………………………………………………… ……………………………26參考文獻(xiàn)………………………………………………………………………………………27 28緒 論 在當(dāng)今社會(huì)中，汽車已漸漸成為了我們?nèi)粘１夭豢缮俚囊徊糠郑畔r(shí)代的發(fā)展使得數(shù)字時(shí)代已經(jīng)成為一種現(xiàn)實(shí)，并且無時(shí)無刻不在影響著人們的日常生活，因此將其結(jié)合發(fā)展是時(shí)代的必然。汽車使用的越來越多，那么人們的要求就會(huì)越來越大，雖然汽車尾燈控制系統(tǒng)在設(shè)計(jì)誕生以來經(jīng)過了無數(shù)次的改進(jìn)和廣泛的應(yīng)用，但人們對汽車尾燈控制系統(tǒng)的認(rèn)識(shí)還存在許多的局限性，尾燈控制還有待我們進(jìn)行研究和探討。在控制中心我們還可以加入現(xiàn)代化元素，如自動(dòng)開門、報(bào)警系統(tǒng)、方向盤鎖、汽車便設(shè)等等，總之，其中的發(fā)展大大的超乎我們的想象。而我們需要一套更加快捷、可靠、合理與安全的設(shè)計(jì)方法，以便更好的為我們國家的發(fā)展和人們生活服務(wù)。因此，進(jìn)行汽車尾燈控制設(shè)計(jì)研究，具有非常深遠(yuǎn)的實(shí)際和理論意義。汽車尾燈可以表示車身寬度、提示轉(zhuǎn)向提示、剎車雙閃轉(zhuǎn)向燈報(bào)警或警示；汽車尾燈控制是汽車在白天或晚上行駛時(shí)司機(jī)在剎車、轉(zhuǎn)彎時(shí)發(fā)出的指令會(huì)傳送至主控芯片，芯片會(huì)發(fā)出指令讓尾燈進(jìn)行相應(yīng)的顯示而實(shí)現(xiàn)相應(yīng)的功能，而讓駕駛更加安全。 1 課題理論基礎(chǔ)EDA技術(shù) EDA簡介EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)主要包括VHDL語言、FPGA（現(xiàn)場可編程門陣列）、以及Quartus II集成開發(fā)環(huán)境【1】。 VHDL語言VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分，及端口）和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。 VHDL語言特點(diǎn)（1） VHDL 語言功能強(qiáng)大，設(shè)計(jì)方式多樣VHDL 語言具有強(qiáng)大的語言結(jié)構(gòu)，只需采用簡單明確的VHDL語言程序就可以描述十分復(fù)雜的硬件電路。同時(shí)，它還具有多層次的電路設(shè)計(jì)描述功能。此外，VHDL 語言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn)，這是其他硬件描述語言所不能比擬的。VHDL 語言設(shè)計(jì)方法靈活多樣，既支持自頂向下的設(shè)計(jì)方式，也支持自底向上的設(shè)計(jì)方法；既支持模塊化設(shè)計(jì)方法，也支持層次化設(shè)計(jì)方法。 （2） VHDL 語言具有強(qiáng)大的硬件描述能力VHDL 語言具有多層次的電路設(shè)計(jì)描述功能，既可描述系統(tǒng)級電路，也可以描述門級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結(jié)構(gòu)描述，也可以采用三者的混合描述方式。同時(shí)，VHDL 語言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型。VHDL 語言的強(qiáng)大描述能力還體現(xiàn)在它具有豐富的數(shù)據(jù)類型。VHDL 語言既支持標(biāo)準(zhǔn)定義的數(shù)據(jù)類型，也支持用戶定義的數(shù)據(jù)類型，這樣便會(huì)給硬件描述帶來較大的自由度。 （3） VHDL 語言具有很強(qiáng)的移植能力VHDL 語言很強(qiáng)的移植能力主要體現(xiàn)在： 對于同一個(gè)硬件電路的 VHDL 語言描述，它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。 （4） VHDL 語言的設(shè)計(jì)描述與器件無關(guān)采用 VHDL 語言描述硬件電路時(shí)，設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問題。當(dāng)硬件電路的設(shè)計(jì)描述完成以后，VHDL 語言允許采用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)。（5） VHDL 語言程序易于共享和復(fù)用VHDL 語言采用基于庫 ( library) 的設(shè)計(jì)方法。在設(shè)計(jì)過程中，設(shè)計(jì)人員可以建立各種可再次利用的模塊，一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門級電路開始一步步地進(jìn)行設(shè)計(jì)，而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放在庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用【4】。 FPGAFPGA（現(xiàn)場可編程門陣列）是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)【2】。 Quartus Ⅱ集成開發(fā)環(huán)境 QuartusⅡ簡介軟件界面友好，