【正文】 示的組合電路，要求寫出輸出邏輯表達(dá)式，并判斷電路在哪些輸入信號(hào)狀態(tài)突變時(shí)可能輸出險(xiǎn)象，為使電路工作可靠，用增加冗余項(xiàng)的方法消除險(xiǎn)象，并畫(huà)出修正后的邏輯電路。四、 公式化簡(jiǎn)題1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 五、 卡諾圖化簡(jiǎn)題1. 2. 3. 4. F(A,B,C,D)=∑m(0,4,5,6,8,9,10,13,15)5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. F(A,B,C,D)=∑m(4,5,6,13,14,15)＋ ∑d(8,9,10,12)21. 22. Y(A,B,C,D)=∑m (1,9,12,14) + ∑d (3,4,5,6,7,11,13,15)23. Y(A,B,C,D)=∑m（2,4,6,7,12,15）+∑d(0,1,3,8,9,11)六、 分析題1. 組合電路如圖所示，分析該電路的邏輯功能。39. 多諧振蕩器有兩個(gè)穩(wěn)定狀態(tài)。35. 同步時(shí)序電路和異步時(shí)序電路的最主要區(qū)別是，前者的所有觸發(fā)器受同一時(shí)鐘脈沖控制，后者的各觸發(fā)器受不同的時(shí)鐘脈沖控制。31. 時(shí)序邏輯電路由存儲(chǔ)電路和觸發(fā)器兩部分組成。27. 觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界輸入信號(hào)的作用下，可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)定狀態(tài)。23. 3線—8線譯碼電路是三—八進(jìn)制譯碼器。19. 組合邏輯電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖五種方法來(lái)描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。15. 與門、或門和非門都具有多個(gè)輸入端和一個(gè)輸出端。10. 在變量A、B取值相異時(shí)，其邏輯函數(shù)值為1，相同時(shí)為0，稱為異或運(yùn)算。6. 在邏輯函數(shù)表達(dá)式中，如果一個(gè)乘積項(xiàng)包含的輸入變量最少，那么該乘積項(xiàng)叫做最小項(xiàng)。2. 二進(jìn)制只可以用來(lái)表示數(shù)字，不可以用來(lái)表示文字和符號(hào)等。49. 在觸發(fā)脈沖作用下，單穩(wěn)態(tài)觸發(fā)器從穩(wěn)態(tài) 轉(zhuǎn)換到 暫穩(wěn)態(tài) 后，依靠自身電容的放電作用，又能回到 穩(wěn)態(tài) 。45. 脈沖周期T表示兩個(gè)相鄰脈沖的 時(shí)間間隔 。41．用來(lái)記憶和統(tǒng)計(jì)輸入CP脈沖個(gè)數(shù)的電路，稱為計(jì)數(shù)器 。37. 對(duì)于JK觸發(fā)器，若，則可完成 觸發(fā)器的邏輯功能。33. 在CP脈沖和輸入信號(hào)作用下，JK觸發(fā)器能夠具有保持 、 置0 、 置1 、和 翻轉(zhuǎn) 的邏輯功能。29. 同步RS觸發(fā)器狀態(tài)的改變是與 CP脈沖 信號(hào)同步的。25. 數(shù)據(jù)選擇器是在選擇信號(hào) 的作用下，從 多個(gè)數(shù)據(jù) 中選擇 某一數(shù)據(jù)或一個(gè)數(shù)據(jù) 作為輸出的組合邏輯電路。21. 組合邏輯電路主要是由 與 、 或 和 非 三種基本邏輯門電路構(gòu)成的。17. TTL門電路具有負(fù)載能力強(qiáng) 、 抗干擾能力強(qiáng) 和 轉(zhuǎn)換速度快 等優(yōu)點(diǎn)。13. 寫出下面邏輯圖所表示的邏輯函數(shù)Y= ） 。9. 邏輯函數(shù)化簡(jiǎn)的方法主要有 公式 化簡(jiǎn)法和卡諾圖 化簡(jiǎn)法。5. 27， 166， 10101。A．只與輸入有關(guān) B．只與電路當(dāng)前狀態(tài)有關(guān)C．與輸入和電路當(dāng)前狀態(tài)均有關(guān)D．與輸入和電路當(dāng)前狀態(tài)均無(wú)關(guān)二、 填空題1. 模擬信號(hào)的特點(diǎn)是在 幅度 和 時(shí)間 上都是 連續(xù) 變化的。輸出端Q所得波形的頻率為CP信號(hào)二分頻的電路為 。實(shí)現(xiàn)的電路是 。A、脈沖周期 B、脈沖寬度 C、脈沖前沿 D、脈沖后沿59. 集成555定時(shí)器的輸出狀態(tài)有（ ）A、0狀態(tài) B、1狀態(tài) C、0和1狀態(tài) D、高阻態(tài)60. 多諧振蕩器能產(chǎn)生（ ）A、正弦波 B、矩形波 C、三角波 D、鋸齒波61. 用555定時(shí)器構(gòu)成的施密特觸發(fā)器的回差電壓可表示為（ ）A、 B、 C、 D、62. 施密特觸發(fā)器常用于對(duì)脈沖波形的（ ）。56. 通常寄存器應(yīng)具有（ ）功能。A、能 B、不能 C、不一定能 D、以上都不對(duì)55. 寄存器在電路組成上的特點(diǎn)是（ ）A、有CP輸入端，無(wú)數(shù)碼輸入端。A、JK觸發(fā)器 B、基本RS觸發(fā)器 C、同步D觸發(fā)器 D、同步RS觸發(fā)器47. 僅具有“保持”“翻轉(zhuǎn)”功能的觸發(fā)器叫（ ）。A、 B、（RS=0） C、 D、（RS=0）43. CP有效期間，同步D觸發(fā)器特性方程是（ ）。D、兩個(gè)二進(jìn)制數(shù)的和的一半38. 全加器的邏輯功能是（ ）C、兩個(gè)同位的二進(jìn)制數(shù)及來(lái)自低位的進(jìn)位三者相加））、3個(gè)、8個(gè)33. 如果要將一組并行的輸入數(shù)據(jù)轉(zhuǎn)換為串行輸出，則應(yīng)采用哪種電路（ ）A. 計(jì)數(shù)器 B. 編碼器 C. 數(shù)據(jù)選擇器 D. 數(shù)據(jù)分配器34. 三位二進(jìn)制編碼器輸出與輸入端的數(shù)量分別為（ ，它包含全部n個(gè)變量，每個(gè)變量?jī)H為非變量。 A．與非門 B．非門 C．或門 D．與門 29. n個(gè)變量的最小項(xiàng)是 。D．ABC=11019. 已知某電路的真值表如下，該電路的邏輯表達(dá)式為( )。B．ABC=010 C．ABC=101 )A．ABC=000 A. 11111101 B. 10111111 C. 11110111 D. 1111111117. 設(shè)計(jì)一個(gè)全加器，選擇哪個(gè)方案可以實(shí)現(xiàn)（ ）(A)編碼器和必要的門電路 (B)數(shù)值比較器和必要的門電路(C)二進(jìn)制譯碼器和必要的門電路 (D)7段顯示譯碼器和必要的門電路18. 函數(shù)F=AB+BC，使F=1的輸入ABC組合為(A．F(A,B,C)=∑m（0，2，4） B. (A,B,C)=∑m（3，5，6，7）C． F(A,B,C)=∑m（0，2，3，4） D. F(A,B,C)=∑m（2，4，6，7）3. 求邏輯函數(shù)的最簡(jiǎn)與或式 A. B. C. D. 14. 求邏輯函數(shù)的最簡(jiǎn)與或式 A. B. C. D. 5. 求邏輯函數(shù)最簡(jiǎn)與或式（ ）6. 函數(shù)的最簡(jiǎn)與或式（ ）7. 邏輯函數(shù)，最少需要幾個(gè)與非門可以實(shí)現(xiàn)此邏輯（ ）(A) 2 (B) 3 (C) 4 (D) 58. 邏輯函數(shù)約束條件的最簡(jiǎn)與或式（ ）9. 邏輯函數(shù)的標(biāo)準(zhǔn)與或式為（ ）10. 圖中門電路為74系列TTL門。如采區(qū)變電所的供電負(fù)荷中有一類負(fù)荷，變壓器的臺(tái)數(shù)不得少于兩臺(tái)。為了供電經(jīng)濟(jì)性，應(yīng)盡量選用低損耗變壓器。一般在變電硐室內(nèi)的動(dòng)力變壓器，選擇礦用一般型油浸變壓器。如需采用多臺(tái)變壓器時(shí)，最好不采用幾個(gè)工作面共用一臺(tái)變壓器的供電方式。函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為( ) 。A．16 16. 已知74LS138譯碼器的輸入三個(gè)使能端（E