【正文】 COOK=39。 COOK=39。 復(fù)位 LD_DONE=39。 END PROCESS。139。 SET_T非它前之狀態(tài) END IF。 ELSIF SET_T39。 PROCESS(SET_T,RESET) 設(shè)置時間和復(fù)位進(jìn)程 BEGIN IF RESET = 39。 END IF。139。 END IF。EVENT AND KEY(1) = 39。 ELSE DATATMP(11 DOWNTO 8) = DATATMP(11 DOWNTO 8) + 1。 IF KEY(2)39。 THEN 設(shè)置分的十位 IF DATATMP(15 DOWNTO 12) = 0101 THEN 5自動跳轉(zhuǎn)到0 DATATMP(15 DOWNTO 12) = 0000。)。 PROCESS(RESET,KEY) 復(fù)位和輸入的進(jìn)程 BEGIN 可以讓輸入4位數(shù)字 顯示時間 IF RESET = 39。139。139。SIGNAL NXT,CUR:STATES。16位數(shù)據(jù) LED_SET_T:OUT STD_LOGIC。 完成信號 COOK:OUT STD_LOGIC。 時間設(shè)置信號 START:IN STD_LOGIC。USE 。但是由于在很多方面都沒有經(jīng)驗，在設(shè)計中遇到了很多困難，今后將努力克服自己在完成課程設(shè)計過程中暴露出來的不足之處。在課程設(shè)計期間，在溫習(xí)舊知識的同時，還學(xué)習(xí)了許多新的東西，把他們運用到這次設(shè)計中，加深了對之前學(xué)到的知識的理解。首先按下TEST,顯示8888則測試模式運行正常；按下SET_T設(shè)置時間，LED[1]亮，再輸入所學(xué)要的時間，再次按下SET_T關(guān)閉設(shè)置時間，LED[1]滅；按下START,開始計時，LED[0]、COOK亮，當(dāng)時間回到0000時，燈全滅，完成試驗。本次試驗所用的硬件平臺是ACEX1K系列的EP1K30TC1443。從仿真波形中可看出，按下RESET,所有信號復(fù)位為零，按下TEST，顯像管顯示8888，按下SET_T后KEY輸入有效，MIN和SEC顯示輸入值，KEY輸入完成并按下SET_T，表示設(shè)置時間完成，再按下START，開始烹飪并進(jìn)行減法計數(shù)，MIN和SEC顯示剩余時間，此時輸出COOK變?yōu)楦唠娖健１敬纬绦蚓帉懻{(diào)試軟件平臺是Quartus II 。圖6 計時器模塊原理圖計時器模塊的框圖如圖7所示。當(dāng)L_TEST有效時，輸出數(shù)碼管測試數(shù)據(jù)。TEST/LD_CLKX/LD_TESTDONE/LD_DONE圖4 狀態(tài)控制器狀態(tài)轉(zhuǎn)換圖減法計數(shù)定時狀態(tài)T完成信息顯示狀態(tài)T烹調(diào)時間設(shè)置狀態(tài)T顯示譯碼測試狀態(tài)T 圖中，當(dāng)RESET信號有效時，系統(tǒng)復(fù)位清零；輸入/輸出對應(yīng)烹調(diào)時間設(shè)置、顯示譯碼測試、完成信號顯示和減法計數(shù)定時四種狀態(tài)進(jìn)行相應(yīng)的轉(zhuǎn)換。TEST/LD_TESTRESET初 始狀 態(tài)IDLESET_CLOCKLAMP_TESTDONE_MSGTIMERSTARTamp。當(dāng)LD_DONE有效時，輸出烹調(diào)結(jié)束數(shù)據(jù)。烹調(diào)結(jié)束，系統(tǒng)恢復(fù)初始狀態(tài)。其中，CLK為時鐘輸入信號，時鐘上升沿敏感；RESET為復(fù)位信號，高電平有效時系統(tǒng)復(fù)位清零；TEST為數(shù)碼顯示管測試信號，高電平有效系統(tǒng)顯示8888；SET_T高電平有效時允許設(shè)置烹飪時間；KEY為定時時間輸入信號，用于設(shè)置烹飪時間的長短，其高到低分別表示時間分、秒的十位、個位；START為烹調(diào)開始信號，高電平有效時開始烹調(diào)；輸出信號COOK指示微波爐狀態(tài)，高電平時表示烹調(diào)進(jìn)行時；SEC0 、SECMIN0、MIN1分別表示秒個位、秒十位、分個位、分十位。（4）時間顯示電路：采用4位7段顯示數(shù)碼管顯示,并由芯片直接驅(qū)動。系統(tǒng)要求分析及初步方案的確定：根據(jù)系統(tǒng)的基本要求，著重應(yīng)考慮如下問題： （1）計時電路的設(shè)計：芯片內(nèi)部產(chǎn)生和外部提供。調(diào)研：課題現(xiàn)狀并和相同或相近課題進(jìn)行比較。第三章 總體設(shè)計第一節(jié) 課題的主要內(nèi)容及基本要求要求采用EDA技術(shù)設(shè)計一個微波爐控制器，可完成以下功能：（1）可控制烹調(diào)的開關(guān)；（2）可設(shè)置烹調(diào)時間，（假設(shè)系統(tǒng)最長的烹調(diào)時間為59分59秒）；（3）可顯示烹調(diào)的剩余時間。VHDL通過這三種描述方法或稱描述風(fēng)格，從不同的側(cè)面描述結(jié)構(gòu)體的行為方式。數(shù)據(jù)流描述主要是指非結(jié)構(gòu)化的并行語句描述；是建立在用并行信號賦值語句描述基礎(chǔ)上的。在VHDL結(jié)構(gòu)體中這種不同的描述方式或者說建模方法，通常可歸納為行為（Behavioral）級描述、數(shù)據(jù)流（Dataflow）級描述和結(jié)構(gòu)（Structural）級描述。四、VHDL的描述風(fēng)格設(shè)計實體的邏輯功能由VHDL的結(jié)構(gòu)體具體描述。 進(jìn)程process、結(jié)構(gòu)體可以包含相連的多個進(jìn)程process或者組建ponent等其他并行結(jié)構(gòu)。當(dāng)定義了一個設(shè)計的實體之后，其他實體可以利用該實體，也可以開發(fā)一個實體庫。（1）要求的功能模塊劃分；（2）VHDL的設(shè)計描述（設(shè)計輸入）；（3）代碼仿真模擬（前仿真）；（4）計綜合、優(yōu)化和布局布線；（5）布局布線后的仿真模擬（后仿真）；（6）設(shè)計的實現(xiàn)（下載到目標(biāo)器件）。（五）靈活性VHDL最初是作為一種仿真標(biāo)準(zhǔn)格式出現(xiàn)的，有著豐富的仿真語句和庫函數(shù)。（三）獨立性VHDL的硬件描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無關(guān)。VHDL是一種設(shè)計、仿真和綜合的標(biāo)準(zhǔn)硬件描述語言。一、VHDL的特點應(yīng)用VHDL進(jìn)行系統(tǒng)設(shè)計，有以下幾方面的特點。1993年該標(biāo)準(zhǔn)增修為IEEE1164標(biāo)準(zhǔn)。與SDL（Software Description Language）相似，經(jīng)歷了從機(jī)器碼（晶體管和焊接）、匯編（網(wǎng)表）、到高級語言（HDL）的過程。本章在VHDL的特性之后，從這兩個角度簡要介紹VHDL的語法基礎(chǔ)。多種技術(shù)的融合，系統(tǒng)的功能復(fù)合化程度越來越高；對系統(tǒng)設(shè)計方法學(xué)和工具的要求更高；系統(tǒng)設(shè)計日趨軟件硬化、硬件軟化，并使兩者得到了有機(jī)的融合，形成了更為強(qiáng)大的ESDA（ Electronic System Design Automation ）。目前大部分微波爐控制器采用單片機(jī)進(jìn)行設(shè)計，帶南路比較復(fù)雜性能不夠靈活。為此，設(shè)計一個高質(zhì)量的微波爐控制系統(tǒng)是非常有必要的。經(jīng)過60年的發(fā)展，微波爐已經(jīng)成為人們?nèi)沼蒙钪械谋夭豢缮俚膹N房電器，大大降低了家庭婦女的工作量和工作強(qiáng)度。洋品牌在早期的微波爐市場份額，幾乎占據(jù)了絕大部分的市場。早期微波爐尺碼龐大，所以主要在大型餐廳和食物市場使用。微波爐的運作機(jī)制為微波在水中能產(chǎn)生摩擦熱的原理。中國微波爐市場經(jīng)過前幾年的洗牌，已由前幾年的300多家減少至目前的100多家，其中在市場上可統(tǒng)計的僅30多家。2000年，美的介入，迅速崛起成為行業(yè)第三，三星也逐漸退出市場。三、產(chǎn)品發(fā)展趨勢隨著人們生活水平的提高和信息化的發(fā)展，家用電器層出不窮，各種功能也越來越完善，其中微波爐是現(xiàn)代家庭的必備產(chǎn)品，它的質(zhì)量和性能的高低,將會極大的影響人們的生活水平和質(zhì)量。他省時、省電、方便和衛(wèi)生，作為現(xiàn)代的烹飪工具，微波爐的控制器體現(xiàn)著他的重要性能指標(biāo)。同時網(wǎng)絡(luò)技術(shù)的發(fā)展，共享IP知識產(chǎn)權(quán)的開放式系統(tǒng)設(shè)計成為新模式，芯片工藝物理設(shè)計與系統(tǒng)設(shè)計相分離，使用戶系統(tǒng)設(shè)計人員可直接從事芯片設(shè)計。從宏觀的角度看，VHDL的語法構(gòu)成了程序的各組成部分；微觀上看VHDL的語法是各種語句的運用細(xì)節(jié)。主要用于描述離散電子系統(tǒng)的結(jié)構(gòu)和行為。它也是美國國防部標(biāo)準(zhǔn)（MILSTD454L）。VHDL與VerilogHDL一起成為業(yè)界主選的硬件描述語言。并且具有多層次的設(shè)計描述功能，支持設(shè)計庫和可重復(fù)使用的元件生成。此外，通過更換庫再重新綜合很容易移植為ASIC設(shè)計。（四）可操作性由于VHDL具有類屬描述語句和子程序調(diào)用等功能，對于已完成的設(shè)計，在不改變源程序的條件下，只需改變端口類屬參量或函數(shù)，就能輕易地改變設(shè)計的規(guī)模和結(jié)構(gòu)。二、VHDL的設(shè)計步驟采用VHDL的系統(tǒng)設(shè)計，一般有以下6個步驟。VHDL將一個設(shè)計稱為一個實體Entity（元件、電路或者系統(tǒng)），并且將它分成外部的可見部分（實體名、連接）和內(nèi)部的隱藏部分（實體算法、實現(xiàn)）。而內(nèi)部的實體算法或?qū)崿F(xiàn)則由結(jié)構(gòu)體Architecture來描述。結(jié)構(gòu)體可以包含一個或者多個進(jìn)程或者組件。對于相同的邏輯行為可以有不同的語句表達(dá)方式。（二）數(shù)據(jù)流級描述將數(shù)據(jù)看成從設(shè)計的輸入端流到輸出端，反映從輸入數(shù)據(jù)到輸出數(shù)據(jù)所發(fā)生的立即變換。結(jié)構(gòu)級描述方式采用了結(jié)構(gòu)化、模塊化的設(shè)計思想，適合于大型復(fù)雜性設(shè)計。在實際應(yīng)用中，為了能兼顧整個設(shè)計的功能、資源和性能幾方面的因素，通常將以上三種描述方式混合使用。分析：課題的任務(wù)、要求、原理和使用條件等。工作時首先進(jìn)行烹調(diào)時間設(shè)置，并使用數(shù)碼管顯示時間信息，設(shè)要求最長的烹調(diào)時間為59分59秒，時間設(shè)置完畢后系統(tǒng)自動回到初始狀態(tài)；按開始烹調(diào)按鍵進(jìn)入烹調(diào)狀態(tài)，時間顯示數(shù)碼管按每秒減1的倒計時方式顯示剩余烹調(diào)時間；烹調(diào)結(jié)束后，系統(tǒng)回到復(fù)位狀態(tài)。 （3）數(shù)碼管狀態(tài)的檢測：設(shè)置數(shù)碼管檢測按鍵，按動該按鍵后，數(shù)碼管能夠顯示“8888”的信息。微波爐控制器的系統(tǒng)框圖如圖1所示。按下開始鍵START,系統(tǒng)進(jìn)入烹調(diào)狀態(tài)，C