《有限狀態(tài)機》ppt課件-全文預(yù)覽
【正文】 ys(posedge clk or posedge rst)begin if(rst)pst=st0。output[4:0]q。 endcase endendmoduleinput=0input=0input=1st0st1rst=1st2st301 010st410011當輸入信號或狀態(tài)發(fā)生變化，輸出信號即刻發(fā)生變化。else q=539。h09。 st3:if(din2==139。b1)q=539。h17。else q=539。 default: pst=st0。else pst=st3。b1)pst=st3。 st1:if(din1==139。always(posedge clk or posedge rst)begin if(rst)pst=st0。output[4:0]q。 徐州師范大學(xué)物理與電子工程學(xué)院 陳斯 電子設(shè)計自動化Moore FSMqOutput Is a Function of a Present State OnlyPresent StateRegisterNext StatefunctionOutputfunctionInputsPresent StateNext StateOutputsclockreset輸入發(fā)生變化時，必輸入發(fā)生變化時，必須到下一時鐘，輸出須到下一時鐘，輸出才發(fā)生變化才發(fā)生變化Y=F[Q] 169。end default: next_state=s0。b11) next_state=s3。b10) next_state=s0。b01) next_state=s1。b00) next_state=s0。reg[4:0]next_state。input[0:1]state_inputs。 next_state=s0。 if (state_inputs==239。 if (state_inputs==239。 if (state_inputs==239。 if (state_inputs==239。reg[4:0]c_st,next_state。input[0:1]state_inputs。兩段式 FSM 的核心就是：一個 always 模塊采用同步時序描述狀態(tài)轉(zhuǎn)移；另一個模塊采用組合邏輯判斷狀態(tài)轉(zhuǎn)移條件，描述狀態(tài)轉(zhuǎn)移規(guī)律。但是很多情況下，設(shè)計并不允許額外的節(jié)拍插入（Latency），此時，解決之道就是采用 3 段式 FSM 描述方法。 徐州師范大學(xué)物理與電子工程學(xué)院 陳斯 電子設(shè)計自動化輸出僅為當前狀態(tài)的函數(shù)輸出僅為當前狀態(tài)的函數(shù) ,輸入發(fā)生變化時，必須到下輸入發(fā)生變化時，必須到下一時鐘，輸出才發(fā)生變化一時鐘，輸出才發(fā)生變化 .Moore FSM169。end s4:begin b_outputs=9。end s3:begin b_outputs=14。end s2:begin b_outputs=12。end s1:begin b_outputs=8。 end always(c_st,state_inputs)begin case(c_st) s0:begin b_outputs=5。parameter s0=0,s1=1,s2=2,s3=3,s4=4。input clk,reset。也就是 說狀 態(tài) 可以改 變 。 徐州師范大學(xué)物理與電子工程學(xué)院 陳斯 電子設(shè)計自動化簡單一點，通俗一點，簡單一點，通俗一點，就是一組就是一組 狀態(tài)，狀態(tài)，各個狀態(tài)之間，各個狀態(tài)之間，依據(jù)一定的條件，（如輸入一個依據(jù)一定的條件，（如輸入一個 1 或者是或者是 0））存在一定的轉(zhuǎn)換，（從狀態(tài)存在一定的轉(zhuǎn)換，（從狀態(tài) X轉(zhuǎn)換到狀態(tài)轉(zhuǎn)換到狀態(tài) Y））169。EDA技術(shù) 實用教程第第 8章章 169。 Combinational Circuit （組合邏輯電路） Flipflops （記憶元件） inputs outputs Next state present state clock signal 169。q無限狀 態(tài) 機 就是一個 給 定的 儲 存狀 態(tài) 的 庫 ，不 過 可以 儲 存所有你想要的狀 態(tài) 。 徐
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1