【正文】 20 tOTD 斷開片選到輸出變?yōu)槿龖B(tài) 0 100 tOHA 地址改變后數(shù)據(jù)的維持時間 50 1）讀操作時序 CS 地址 tCX tOHA tCO tRC tA tOTD DOUT 讀周期 tRC 地址有效 → 下一次地址有效 讀時間 tA 地址有效 數(shù)據(jù)穩(wěn)定 tCO 片選有效 數(shù)據(jù)穩(wěn)定 OTD 片選失效 輸出高阻tOHA 地址失效后的 數(shù)據(jù)維持時間 A CS D OUT 地址有效 地址失效 片選失效 數(shù)據(jù)有效 數(shù)據(jù)穩(wěn)定 高阻 靜態(tài) RAM 讀 時序 t A t CO t OHA t OTD t RC 片選有效 讀周期 tRC 地址有效 下一次地址有效 讀時間 tA 地址有效 數(shù)據(jù)穩(wěn)定 tCO 片選有效 數(shù)據(jù)穩(wěn)定 OTD 片選失效 輸出高阻OHA 地址失效后的 數(shù)據(jù)維持時間tDH tDTW CS 地址 tAW tWC tWR DIN WE tW tDW DOUT 2）寫操作時序 寫周期 tWC 地址有效 下一次地址有效 寫時間 tW 寫命令 WE 的有效時間 tAW 地址有效 片選有效的滯后時間 tWR 片選失效 下一次地址有效 tDW 數(shù)據(jù)穩(wěn)定 WE 失效 tDH WE 失效后的數(shù)據(jù)維持時間 參數(shù) 名稱 tmin/ns tmax/ns 說明 tWC 寫周期時間 450 tW 寫數(shù)時間 200 tWR 寫恢復時間 0 tDTW 寫信號有效到輸出變?yōu)槿龖B(tài) 0 100 tDW 數(shù)據(jù)有效時間 200 tDH 寫信號無效后數(shù)據(jù)保持時間 0 A CS WE D OUT D IN 靜態(tài) RAM (2114) 寫 時序 t WC t W t AW t DW t DH t WR 寫周期 tWC 地址有效 下一次地址有效 寫時間 tW 寫命令 WE 的有效時間 tAW 地址有效 片選有效的滯后時間 tWR 片選失效 下一次地址有效 tDW 數(shù)據(jù)穩(wěn)定 WE 失效 tDH WE 失效后的數(shù)據(jù)維持時間 【 例 1】 下圖是 SRAM的寫入時序圖。 1） 讀操作 時序 CS 地址 tCX tOHA tCO tRC tA tOTD DOUT 讀周期 tRC 地址有效 → 下一次地址有效 ,最小 450ns 存儲器的讀 /寫操作 結(jié)合上面 Inter 2114, 對讀 /寫操作的時序進行分析。 CS R/W I/O D D 片選和讀寫控制電路 3．靜態(tài) MOS存儲器芯片實例 下圖是 Intel 2114靜態(tài) MOS芯片邏輯結(jié)構(gòu)圖，該芯片是一個 1K 4位的靜態(tài) RAM，片上共有 4096個六管存儲元電路，排成 64 64的矩陣，有地址總線 10根（ A0~A9），其中六根（ A3~A8）用于行譯碼，產(chǎn)生 64根行選擇線，四根用于列譯碼，產(chǎn)生 64/4條選擇線，即 16條列選擇線，每條線同時接矩陣的 4位。 ⑤ 片選控制 將一定數(shù)量的芯片按一定方式連接成一個完整的存儲器；芯片外的地址譯碼器產(chǎn)生片選控制信號，選中要訪問的存儲字所在的芯片。每一個譯碼器有n/2個輸入端，可以譯出 2 n/2個狀態(tài)，兩譯碼器交叉譯碼的結(jié)果，可產(chǎn)生 2 n/2 2 n/2 個輸出狀態(tài)。 地址譯碼器只有一個，其輸出叫字選線，選擇某個字的所有位。 OI/DOI/2. 靜態(tài) MOS存儲器的組成 16 … . 2 1 64 64=4096 存儲矩陣 驅(qū) 動 器 X 譯 碼 器 地 址 譯 碼 器 6 . . . . . . . . . … I/O電路 Y譯碼電路 地址反相器 6 輸出驅(qū)動器 控制電路 輸出 輸入 A6 A7 A11 … 讀 /寫 片選 1 64 1 64 … A0 A1 A5 … Y譯碼 X 譯 碼 X1 X0 Y1 Y0 D D I/O電路 4 4 陣列構(gòu)成的 16 1位存儲器 存儲體 地址譯碼器 X 譯 碼 X1 X0 D3 I/O電路 4 4 位存儲器 D2 D1 D0 ① 存儲體（存儲矩陣） 存儲體是存儲單元的集合。 ② T T4是負載管，起限流電阻作用 ③ T T T T8為控制管或開門管，由它們實現(xiàn)按地址選擇存儲單元。 （動態(tài) MOS型）： 依靠電容存儲電荷的原理存儲信息。 寫操作過程： CPU發(fā)出指定存儲器地址 （ 通過 MAR到總線 ） ，并將數(shù)據(jù) （ 通過 MDR到總線 ） ， 同時發(fā)出 Write有效 ，之后等待主存儲器的應答信號 （ MAC控制線 ） ；主存儲器從數(shù)據(jù)總線接收到信息并按地址總線指定的地址存儲 。 外圍電路包括 地址譯碼驅(qū)動器 、 數(shù)據(jù)寄存器 和存儲器控制電路 等。 存取周期 存取周期（用 TM表示）：存儲器作連續(xù)訪問操作過程中完成一次完整存取操作所需的全部時間。 1K=1024， 1M=1024K， 1G=1024M和 1T=1024G， 單位為 MB、 GB、 TB 存取時間 寫操作：信息存入存儲器的操作 。 由 MOS存儲器組成 。 （輔存， ROM） 3)按信息的可保存性分類 根據(jù)存儲器在計算機系統(tǒng)中所起的作用，可分為主存儲器 、 輔助存儲器 、 高速緩沖存儲器 、 控制存儲器 等。 用于外部存儲器 。 主要用途：存放各種輸入 /輸出的程序 、 數(shù)據(jù) 、 中間結(jié)果以及存放與外界交換的信息和做堆棧用 。 又分兩類：雙極性存儲器 （ TTL型和 ECL型 ） 和金屬氧化物半導體存儲器 （ MOS） （ 分為靜態(tài) MOS存儲器和動態(tài) MOS存儲器 ） （ 2） 磁表面存儲器 特點：存儲體積大且不易丟失含磁盤存儲器 、 磁帶存儲器等 （ 3） 激光存儲器 特點：集上述兩種優(yōu)點 只讀型光盤（ CDROM）、只寫一次型光盤（ WORM）和磁光盤（ MOD） 2） 按存取方式分類 （ 1） 隨機存儲器 （ RAM） 在存儲器中任何存儲單元的內(nèi)容都能隨機存取 ， 且存取時間與存儲單元的物理位置無關 。 又分為 順序存取存儲器 （ SAM） 和 直接存取存儲器 （ DAM） 主要用途：磁帶 （ SAM） 和磁盤 （ DAM） 。 （主存中的 RAM） 永久記憶性存儲器： 斷電后仍能保存信息的存儲器。 它是和快存交換數(shù)據(jù)和指令 ，快存再與 CPU打交道 。 在一個存儲器中可以容納的主存儲器的單元總 數(shù)稱為該存儲器的 存儲容量 ，通常用字節(jié)（ B， 1B=8b）表示。 存儲器的訪問時間 （ 存取時間 ， 用 TA表示 ， 多數(shù)在ns級 ） ：從存儲器接收到讀 （ 或?qū)?） 命令到從存儲器讀出 （ 寫入 ） 信息所需的時間 。 數(shù)據(jù)傳輸速率技術指標 位 /秒，字節(jié) /秒 地址譯碼驅(qū)動器地址(C PU)…控制線路 數(shù)據(jù)寄存器R/ W(C PU)m 位m 位(C PU)2nn 位存儲體 二、主存儲器的基本結(jié)構(gòu) 它由存儲體加上一些外圍電路構(gòu)成。 總線有三類： 數(shù)據(jù)總線 、 地址總線 和 控制總線 存儲器地址寄存器 （ 在 CPU中 ， MAR） ：傳送地址的 ，單向的 CPU發(fā)出 ， 連接的總線 （ MAR總線 ） 存儲器數(shù)據(jù)寄存器 （ 在 CPU中 ， MDR） ：傳送數(shù)據(jù)的 ，雙向的 （ MDR總線 ） MAC控制線：含讀 、 寫和表示存儲器功能完成的線 CPU M A R M D R 主存容量 2K字 字長 n位 MEM 地址總線 K位 數(shù)據(jù)總線 n位 Read Write MAC 控制總線 讀操作過程： CPU發(fā)出指定存儲器地址 （ 通過 MAR到總線 ） ， 并發(fā)出 Read有效 ， 之后等待主存儲器的應答信號 （ MAC控制線 ， 若為 1， 表示主存儲器已將數(shù)據(jù)送入數(shù)據(jù)總線 ） ， 送入 MDR， 完成一次讀操作 。 半導體存儲器芯片 靜態(tài) MOS存儲器 (SRAM) 動態(tài) MOS存儲器 (DRAM) 半導體只讀存儲器 工藝 雙極型 MOS型 速度很快、功耗大、容量小 功耗小、容量大 靜態(tài) MOS 動態(tài) MOS 存儲信息原理 靜態(tài)存儲器 SRAM 動態(tài)存儲器 DRAM （雙極型、靜態(tài) MOS型）： 依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機制存儲信息。 （靜態(tài) MOS除外） 半導體存儲器 V CC T 3 T 4 T 5 T 6 B T 1 T 2 A D D T 7 T 8 接 Y 地址譯碼線 (I/O) (I/O) X 地址 譯碼線 一、靜態(tài) MOS存儲器（ SRAM） 1．靜態(tài) MOS存儲單元 下圖是一位的六管靜態(tài) MOS存儲單元電路圖： ① T T2是工作管，使得 A、 B點為互補（一個為 1，另一個一定 0）。 OI/V CC T 3 T 4 T 5 T 6 B T 1 T 2 A D D T 7 T 8 接 Y 地址譯碼線 (I/O) (I/O) X 地址 譯碼線 一、靜態(tài) MOS存儲器（ SRAM） 1．靜態(tài) MOS存儲單元 下圖是一位的六管靜態(tài) MOS存儲單元電路圖： 2）讀操作 讀操作時，若某個存儲元被選中，則 T T T T8四管均導通，于是 A點、 B點與位線 D、 相連，存儲元的信息被送到 I/O線和 線上， I/O及 線連接著一個差動讀出放大器，從其電流方向，可以判斷所存信息是“ 1” 和“ 0” ；也可以只有一個輸出端連接到外部，從其有無電流通過，判斷出所存信息是“ 1” 還是“ 0” 。 由 X選擇線（行選擇線）和 Y選擇線（列選擇線）來選擇所需用的單元 兩種地址譯碼方式： 1)單譯碼方式 ，適用于小容量存儲器； ② 地址譯碼器 地址譯碼器把用二進制表示的地址轉(zhuǎn)換為譯碼輸入線上的高電位，以便驅(qū)動相應的讀寫電路。 地址譯碼器分為 X和 Y兩個譯碼器。 ④ I/O控制 它處于數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元讀出或?qū)懭?，并具有放大信息的作用?amp。 CS WE 地址端： 2114（ 1K 4） 1 9 10 18 A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 D0 D1 D2 D3 WE A9～ A0（入） 數(shù)據(jù)端： D3～ D0（入 /出） 控制端： 片選 CS = 0 選中芯片 = 1 未選中芯片 寫使能 WE = 0 寫 = 1 讀 電源、地 SRAM芯片 2114（ 1K 4位 ） 外特性： 存儲器的讀 /寫操作 結(jié)合上面 Inter 2114, 對讀 /寫操作的時序進行分析。 1） 讀操作 時序 CS 地址 tCX tOHA tCO tRC tA tOTD DOUT tOTD 片選失效 輸出高阻 存儲器的讀 /寫操作