【正文】 )。139。 計(jì)數(shù)器異步復(fù)位 ELSIF CLK39。139。 COUT : OUT STD_LOGIC )。USE 。詳述實(shí)驗(yàn)內(nèi)容3。鍵8作為相加起始控制，同時(shí)兼任清0；工作時(shí)鐘由clock0自動(dòng)給出，每當(dāng)鍵8發(fā)出一次開(kāi)始相加命令，電路即自動(dòng)相加，結(jié)束后停止工作，并顯示相加結(jié)果。 END IF。(3) 實(shí)驗(yàn)內(nèi)容2：設(shè)計(jì)鎖存器(使用例314)，同樣給出程序設(shè)計(jì)、軟件編譯、仿真分析、硬件測(cè)試及詳細(xì)實(shí)驗(yàn)過(guò)程。 END IF。 類(lèi)似于在芯片內(nèi)部定義一個(gè)數(shù)據(jù)的暫存節(jié)點(diǎn) BEGIN PROCESS (CLK,Q1) BEGIN IF CLK39。 D : IN STD_LOGIC 。(2) 實(shí)驗(yàn)內(nèi)容1：根據(jù)實(shí)驗(yàn)41的步驟和要求，設(shè)計(jì)觸發(fā)器(使用例36)，給出程序設(shè)計(jì)、軟件編譯、仿真分析、硬件測(cè)試及詳細(xì)實(shí)驗(yàn)過(guò)程。首先用QuartusⅡ，包括仿真和硬件測(cè)試。通過(guò)短路帽選擇clock0接256Hz信號(hào)，clock5接1024Hz，clock2接8Hz信號(hào)。圖318 雙2選1多路選擇器33 mux21a功能時(shí)序波形 按照本章給出的步驟對(duì)上例分別進(jìn)行編譯、綜合、仿真。 ELSE y = b 。END ENTITY mux21a。 u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy)。(3) 實(shí)驗(yàn)內(nèi)容2：將此多路選擇器看成是一個(gè)元件mux21a，利用元件例化語(yǔ)句描述圖318，并將此文件放在同一目錄中。本講義中所有實(shí)驗(yàn)和示例的軟件設(shè)計(jì)平臺(tái)主要是QuartusII，其他工具是MATLAB、DSP Builder、SOPC Builder、Modelsim等。l 如果您用的是現(xiàn)代計(jì)算機(jī)組成原理的設(shè)備，那么它所對(duì)應(yīng)的實(shí)驗(yàn)程序在《CMPUT_EXPMT》里目 錄第一章 EDA_VHDL實(shí)驗(yàn)/設(shè)計(jì)與電子設(shè)計(jì)競(jìng)賽1 應(yīng)用QuartusII完成基本組合電路設(shè)計(jì)………………………………………………………………………………12. 應(yīng)用QuartusII完成基本時(shí)序電路的設(shè)計(jì)……………………………………………………………………………13. 設(shè)計(jì)含異步清0和同步時(shí)鐘使能的加法計(jì)數(shù)器………………………………………………………………………14. 7段數(shù)碼顯示譯碼器設(shè)計(jì)………………………………………………………………………………………………15. 8位數(shù)碼掃描顯示電路設(shè)計(jì)……………………………………………………………………………………………16. 數(shù)控分頻器的設(shè)計(jì)……………………………………………………………………………………………………17. 32位并進(jìn)/并出移位寄存器設(shè)計(jì)………………………………………………………………………………………18. 在QuartusII中用原理圖輸入法設(shè)計(jì)8位全加器………………………………………………………………………19. 在QuartusII中用原理圖輸入法設(shè)計(jì)較復(fù)雜數(shù)字系統(tǒng)………………………………………………………………110. 用QuartusII設(shè)計(jì)正弦信號(hào)發(fā)生器……………………………………………………………………………………111. 8位16進(jìn)制頻率計(jì)設(shè)計(jì)…………………………………………………………………………………………………112. 序列檢測(cè)器設(shè)計(jì)………………………………………………………………………………………………………113. VHDL狀態(tài)機(jī)A/D采樣控制電路實(shí)現(xiàn)………………………………………………………………………………114. 數(shù)據(jù)采集電路和簡(jiǎn)易存儲(chǔ)示波器設(shè)計(jì)………………………………………………………………………………115. 比較器和D/A器件實(shí)現(xiàn)A/D轉(zhuǎn)換功能的電路設(shè)計(jì)…………………………………………………………………116 移位相加硬件乘法器設(shè)計(jì)………………………………………………………………………………………………117 采用流水線技術(shù)設(shè)計(jì)高速數(shù)字相關(guān)器…………………………………………………………………………………118 線性反饋移位寄存器設(shè)計(jì)………………………………………………………………………………………………119 樂(lè)曲硬件演奏電路設(shè)計(jì)…………………………………………………………………………………………………120 乒乓球游戲電路設(shè)計(jì)……………………………………………………………………………………………………121 循環(huán)冗余校驗(yàn)(CRC)模塊設(shè)計(jì)…………………………………………………………………………………………122. FPGA步進(jìn)電機(jī)細(xì)分驅(qū)動(dòng)控制設(shè)計(jì)(電子設(shè)計(jì)競(jìng)賽賽題) ……………………………………………………………123. FPGA直流電機(jī)PWM控制實(shí)驗(yàn)…………………………………………………………………………………………124. VGA彩條信號(hào)顯示控制器設(shè)計(jì)………………………………………………………………………………………125. VGA圖像顯示控制器設(shè)計(jì)……………………………………………………………………………………………126. 清華大學(xué)學(xué)生基于GW48PK2系統(tǒng)VGA圖像顯示控制器設(shè)計(jì)示例5則…………………………………………127. 直接數(shù)字式頻率合成器(DDS)設(shè)計(jì)實(shí)驗(yàn)(電子設(shè)計(jì)競(jìng)賽賽題) ………………………………………………………128. 嵌入式鎖相環(huán)PLL應(yīng)用實(shí)驗(yàn)…………………………………………………………………………………………129. 使用嵌入式鎖相環(huán)的DDS設(shè)計(jì)實(shí)驗(yàn)（200MHz超高速 DAC的PLL測(cè)試…………………………………………130. 基于DDS的數(shù)字移相信號(hào)發(fā)生器設(shè)計(jì)(電子設(shè)計(jì)競(jìng)賽賽題) ………………………………………………………131. 采用超高速A/D的存儲(chǔ)示波器設(shè)計(jì)(含PLL,電子設(shè)計(jì)競(jìng)賽賽題) …………………………………………………132. 信號(hào)采集與頻譜分析電路設(shè)計(jì)(電子設(shè)計(jì)競(jìng)賽賽題) ………………………………………………………………133. 等精度數(shù)字頻率/相位測(cè)試儀設(shè)計(jì)實(shí)驗(yàn)(電子設(shè)計(jì)競(jìng)賽賽題) ………………………………………………………134. FPGA與單片機(jī)聯(lián)合開(kāi)發(fā)之isp單片機(jī)編程方法……………………………………………………………………135. 測(cè)相儀設(shè)計(jì)(電子設(shè)計(jì)競(jìng)賽賽題) ……………………………………………………………………………………136. PS/2鍵盤(pán)鼠標(biāo)控制電子琴模塊設(shè)計(jì)…………………………………………………………………………………137. PS/2鼠標(biāo)與VGA控制顯示游戲模塊設(shè)計(jì)……………………………………………………………………………138. FPGA_單片機(jī)_PC機(jī)雙向通信測(cè)頻模塊設(shè)計(jì)………………………………………………………………………139. 10路邏輯分析儀設(shè)計(jì)(電子設(shè)計(jì)競(jìng)賽賽題) …………………………………………………………………………140. IP核：數(shù)控振蕩器NCO應(yīng)用設(shè)計(jì)…………………………………………………………………………………141. IP核：FIR數(shù)字濾波器應(yīng)用設(shè)計(jì)……………………………………………………………………………………142. IP核：FFT應(yīng)用設(shè)計(jì)…………………………………………………………………………………………………143. IP核：CSC VGA至電視色制互轉(zhuǎn)模塊應(yīng)用設(shè)計(jì)……………………………………………………………………144. IP核：嵌入式邏輯分析儀SignalTapII調(diào)用……………………………………………………………………………145. USB與FPGA通信實(shí)驗(yàn)…………………………………………………………………………………………………第二章 CPU及其結(jié)構(gòu)組件設(shè)計(jì)實(shí)驗(yàn)………………………………………………………………………………………21 復(fù)雜指令CPU設(shè)計(jì)……………………………………………………………………………………………………22 8051/89C51單片機(jī)核于FPGA中實(shí)現(xiàn)實(shí)驗(yàn)…………………………………………………………………………第三章 SOPC/EDA設(shè)計(jì)實(shí)驗(yàn)I………………………………………………………………………………………………31 用邏輯鎖定優(yōu)化技術(shù)設(shè)計(jì)流水線乘法器實(shí)驗(yàn)…………………………………………………………………………32 用邏輯鎖定優(yōu)化技術(shù)設(shè)計(jì)16階數(shù)字濾波器實(shí)驗(yàn)………………………………………………………………………33 基于DSP Builder的FIR數(shù)字濾波器設(shè)計(jì)實(shí)驗(yàn)…………………………………………………………………………34 基于DSP Builder的IIR數(shù)字濾波器設(shè)計(jì)實(shí)驗(yàn)…………………………………………………………………………35 基于DSP Builder的DDS與數(shù)字移相信號(hào)發(fā)生器設(shè)計(jì)實(shí)驗(yàn)……………………………………………………………36 m序列偽隨機(jī)序列發(fā)生器設(shè)計(jì)實(shí)驗(yàn)……………………………………………………………………………………37 巴克碼檢出器設(shè)計(jì)實(shí)驗(yàn)…………………………………………………………………………………………………38 RS碼編碼器設(shè)計(jì)實(shí)驗(yàn)……………………………………………………………………………………………………39 正交幅度調(diào)制與解調(diào)模型設(shè)計(jì)實(shí)驗(yàn)……………………………………………………………………………………第四章 模擬EDA實(shí)驗(yàn)…………………………………………………………………………………………………………41 模擬EDA實(shí)驗(yàn)及其設(shè)計(jì)軟件使用向?qū)В≒AC _Designer使用）……………………………………………………42 基于ispPAC80的5階精密低通濾波器設(shè)計(jì)……………………………………………………………………………43 基于ispPAC10的直流增益為9的放大器設(shè)計(jì)…………………………………………………………………………第五章 液晶接口實(shí)驗(yàn)…………………………………………………………………………………………………………51 GDM12864A液晶顯示模塊接口開(kāi)發(fā)…………………………………………………………………………………52 HS1624液晶顯示模塊與單片機(jī)的接口………………………………………………………………………………53 G240128A液晶顯示模塊的接口………………………………………………………………………………………第六章 SOPC/EDA設(shè)計(jì)實(shí)驗(yàn)II…………………………………………………………………………………61 基于MATLAB/DSP Builder DSP可控正弦信號(hào)發(fā)生器設(shè)計(jì)…………………………………………………………62 32位軟核嵌入式處理器系統(tǒng)Nios開(kāi)發(fā)實(shí)驗(yàn)……………………………………………………………………………63 設(shè)計(jì)一個(gè)簡(jiǎn)單的SOPC系統(tǒng)……………………………………………………………………………………………64 簡(jiǎn)單測(cè)控系統(tǒng)串口接收程序設(shè)計(jì)………………………………………………………………………………………65 GSM短信模塊程序設(shè)計(jì)………………………………………………………………………………………………… 66 基于SOPC的秒表程序設(shè)計(jì)……………………………………………………………………………………………67 Nios Avalon Slave外設(shè)（PWM模塊）設(shè)計(jì)……………………………………………………………………………68 Nios Avalon Slave外設(shè)（數(shù)碼管動(dòng)態(tài)掃描顯示模塊）設(shè)計(jì)……………………………………………………………69 DMA應(yīng)用和俄羅斯方塊游戲設(shè)計(jì)………………………………………………………………………………………第七章 SOPC/EDA設(shè)計(jì)實(shí)驗(yàn)III ( NiosII系統(tǒng)設(shè)計(jì) )……………………………………………………7建立NIOSII嵌入式處理器硬件系統(tǒng) ……………………………………………………………………………………7NIOSII軟件設(shè)計(jì)與運(yùn)行流程………………………………………………………………………………………………7加入用戶自定義組件設(shè)計(jì)…………………………………………………………………………………………………7加入用戶自定義指令設(shè)計(jì) ……………………………………………………………………………………………… 7FLASH編程下載…………………………………………………………………………………………………………… 7設(shè)計(jì)DSP處理器功能系統(tǒng) 7AM調(diào)制電路設(shè)計(jì)附錄：GW48 EDA/SOPC主系統(tǒng)使用說(shuō)明EDA/SOPC與電子設(shè)計(jì)競(jìng)賽培訓(xùn)實(shí)驗(yàn)講義使用說(shuō)明本講義中所列的所有實(shí)驗(yàn)示例皆在GW48PK2/PK3（GW48CK）、GW48SOPC系統(tǒng)上驗(yàn)證本講義中所列的大多數(shù)實(shí)驗(yàn)都有配套的演示示例以供驗(yàn)證，以及含相應(yīng)的實(shí)驗(yàn)指導(dǎo)課件。 EDA/SOPC技術(shù)實(shí)驗(yàn)講義 杭州康芯電子有限公司用戶必讀l 為了使您盡快地