【正文】 WHEN OTHERS = NULL 。 WHEN 110 = BT = 01000000 。 WHEN 100 = BT = 00010000 。 WHEN 010 = BT = 00000100 。BEGINP1：PROCESS( CNT8 ) BEGIN CASE CNT8 IS WHEN 000 = BT = 00000001 。 段控制信號輸出 BT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。USE 。根據(jù)這種電路狀況，如果希望在8個數(shù)碼管顯示希望的數(shù)據(jù)，就必須使得8個選通信號kk…k8分別被單獨選通，并在此同時，在段信號輸入口加上希望在該對應數(shù)碼管上顯示的數(shù)據(jù)，于是隨著選通信號的掃變，就能實現(xiàn)掃描顯示的目的。 圖518共陰數(shù)碼管及其電路 圖519 計數(shù)器和譯碼器連接電路的頂層文件原理圖15. 8位數(shù)碼掃描顯示電路設計《示例程序和實驗指導課件位置》：\EDA_VHDL_1C3\chapter5\Ep1c3_52_SCAN\ 工程：SCAN_LED(1) 實驗目的：學習硬件掃描顯示電路的設計。(5) 實驗內(nèi)容3：用第3章介紹的例化語句，按圖519的方式連接成頂層設計電路（用VHDL表述），圖中的CNT4B是一個4位二進制加法計數(shù)器，可以由例322修改獲得；模塊DECL7S即為例518實體元件，重復以上實驗過程。 END PROCESS 。 WHEN 1110 = LED7S = 1111001 。 WHEN 1010 = LED7S = 1110111 。 WHEN 0110 = LED7S = 1111101 。 WHEN 0010 = LED7S = 1011011 。 LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) 。提示：用輸入總線的方式給出輸入信號仿真數(shù)據(jù)，仿真波形示例圖如圖517所示。例如當LED7S輸出為“1101101”時，數(shù)碼管的7個段：g、f、e、d、c、b、a分別接0、0、1；接有高電平的段發(fā)亮，于是數(shù)碼管顯示“5”。(8) 思考題：在例322中是否可以不定義信號 CQI，而直接用輸出端口信號完成加法運算，即：CQ = CQ + 1？為什么？(9) 實驗報告：將實驗原理、設計過程、編譯仿真波形和分析結(jié)果、硬件測試實驗結(jié)果寫進實驗報告。將實驗過程和實驗結(jié)果寫進實驗報告。(3) 實驗內(nèi)容1：在QuartusⅡ上對例322進行編輯、編譯、綜合、適配、仿真。 END IF。 IF CQI = 9 THEN COUT = 39。)。139。 計數(shù)器異步復位 ELSIF CLK39。139。 COUT : OUT STD_LOGIC )。USE 。詳述實驗內(nèi)容3。鍵8作為相加起始控制，同時兼任清0；工作時鐘由clock0自動給出，每當鍵8發(fā)出一次開始相加命令，電路即自動相加，結(jié)束后停止工作，并顯示相加結(jié)果。 END IF。(3) 實驗內(nèi)容2：設計鎖存器(使用例314)，同樣給出程序設計、軟件編譯、仿真分析、硬件測試及詳細實驗過程。 END IF。 類似于在芯片內(nèi)部定義一個數(shù)據(jù)的暫存節(jié)點 BEGIN PROCESS (CLK,Q1) BEGIN IF CLK39。 D : IN STD_LOGIC 。(2) 實驗內(nèi)容1：根據(jù)實驗41的步驟和要求，設計觸發(fā)器(使用例36)，給出程序設計、軟件編譯、仿真分析、硬件測試及詳細實驗過程。首先用QuartusⅡ，包括仿真和硬件測試。通過短路帽選擇clock0接256Hz信號，clock5接1024Hz，clock2接8Hz信號。圖318 雙2選1多路選擇器33 mux21a功能時序波形 按照本章給出的步驟對上例分別進行編譯、綜合、仿真。 ELSE y = b 。END ENTITY mux21a。 u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy)。(3) 實驗內(nèi)容2：將此多路選擇器看成是一個元件mux21a，利用元件例化語句描述圖318，并將此文件放在同一目錄中。本講義中所有實驗和示例的軟件設計平臺主要是QuartusII，其他工具是MATLAB、DSP Builder、SOPC Builder、Modelsim等。目 錄4 第一章 EDA_VHDL實驗/設計與電子設計競賽4 1 應用QuartusII完成基本組合電路設計5 12. 應用QuartusII完成基本時序電路的設計6 13. 設計含異步清0和同步時鐘使能的加法計數(shù)器7 14. 7段數(shù)碼顯示譯碼器設計8 15. 8位數(shù)碼掃描顯示電路設計9 16. 數(shù)控分頻器的設計10 17. 32位并進/并出移位寄存器設計10 18. 在QuartusII中用原理圖輸入法設計8位全加器11 19. 在QuartusII中用原理圖輸入法設計較復雜數(shù)字系統(tǒng)11 110. 用QuartusII設計正弦信號發(fā)生器13 111. 8位16進制頻率計設計16 112. 序列檢測器設計16 113. VHDL狀態(tài)機A/D采樣控制電路實現(xiàn)18 114. 數(shù)據(jù)采集電路和簡易存儲示波器設計19 115. 比較器和D/A器件實現(xiàn)A/D轉(zhuǎn)換功能的電路設計20 116 移位相加硬件乘法器設計24 117 采用流水線技術設計高速數(shù)字相關器24 118 線性反饋移位寄存器設計25 119 樂曲硬件演奏電路設計28 120 乒乓球游戲電路設計32 121 循環(huán)冗余校驗(CRC)模塊設計33 122. FPGA步進電機細分驅(qū)動控制設計(電子設計競賽賽題)34 123. FPGA直流電機PWM控制實驗35 124. VGA彩條信號顯示控制器設計37 125. VGA圖像顯示控制器設計37 126. 清華大學學生基于GW48PK2系統(tǒng)VGA圖像顯示控制器設計示例5則38 127. 直接數(shù)字式頻率合成器(DDS)設計實驗(電子設計競賽賽題)39 128. 嵌入式鎖相環(huán)PLL應用實驗41 129. 使用嵌入式鎖相環(huán)的DDS設計實驗（200MHz超高速 DAC的PLL測試42 130. 基于DDS的數(shù)字移相信號發(fā)生器設計(電子設計競賽賽題)45 131. 采用超高速A/D的存儲示波器設計(含PLL,電子設計競賽賽題)46 132. 信號采集與頻譜分析電路設計(電子設計競賽賽題)46 133. 等精度數(shù)字頻率/相位測試儀設計實驗(電子設計競賽賽題)48 134. FPGA與單片機聯(lián)合開發(fā)之isp單片機編程方法49 135. 測相儀設計(電子設計競賽賽題)50 136. PS/2鍵盤鼠標控制電子琴模塊設計50 137. PS/2鼠標與VGA控制顯示游戲模塊設計50 138. FPGA_單片機_PC機雙向通信測頻模塊設計50 139. 10路邏輯分析儀設計(電子設計競賽賽題)51 140. IP核：數(shù)控振蕩器NCO應用設計52 141. IP核：FIR數(shù)字濾波器應用設計53 142. IP核：FFT應用設計53 143. IP核：CSC VGA至電視色制互轉(zhuǎn)模塊應用設計54 144. IP核：嵌入式邏輯分析儀SignalTapII調(diào)用55 145. USB與FPGA通信實驗56 第二章 SOPC/EDA設計實驗I56 21 用邏輯鎖定優(yōu)化技術設計流水線乘法器實驗57 22 用邏輯鎖定優(yōu)化技術設計16階數(shù)字濾波器實驗59 23 基于DSP Builder的FIR數(shù)字濾波器設計實驗60 24 基于DSP Builder的IIR數(shù)字濾波器設計實驗60 25 基于DSP Builder的DDS與數(shù)字移相信號發(fā)生器設計實驗62 26 m序列偽隨機序列發(fā)生器設計實驗63 27 巴克碼檢出器設計實驗65 28 RS碼編碼器設計實驗65 29 正交幅度調(diào)制與解調(diào)模型設計實驗67 第三章 SOPC/EDA設計實驗II67 31 基于MATLAB/DSP Builder DSP可控正弦信號發(fā)生器設計72 32 32位軟核嵌入式處理器系統(tǒng)Nios開發(fā)實驗73 33 設計一個簡單的SOPC系統(tǒng)74 34 簡單測控系統(tǒng)串口接收程序設計74 35 GSM短信模塊程序設計 75 36 基于SOPC的秒表程序設計77 37 Nios Avalon Slave外設（PWM模塊）設計78 38 Nios Avalon Slave外設（數(shù)碼管動態(tài)掃描顯示模塊）設計79 315 DMA應用和俄羅斯方塊游戲設計79 第四章 SOPC/EDA設計實驗III ( NiosII系統(tǒng)設計 )79 4建立NIOSII嵌入式處理器硬件系統(tǒng) 87 4NIOSII軟件設計與運行流程 94 4加入用戶自定義組件設計 100 4加入用戶自定義指令設計 103 4FLASH編程下載 104 4設計DSP處理器功能系統(tǒng) 104 4AM調(diào)制電路設計105 第五章 液晶接口實驗105 51 GDM12864A液晶顯示模塊接口開發(fā)111 52 HS1624液晶顯示模塊與單片機的接口114 53 G240128A液晶顯示模塊的接口115 第六章 CPU及其結(jié)構(gòu)組件設計實驗115 61 復雜指令CPU設計122 62 8051/89C51單片機核于FPGA中實現(xiàn)實驗124 第七章 模擬EDA實驗124 71 模擬EDA實驗及其設計軟件使用向?qū)В≒AC _Designer使用）124 72 基于ispPAC80的5階精密低通濾波器設計126 73 基于ispPAC10的直流增益為9的放大器設計129 附錄：GW48 EDA/SOPC主系統(tǒng)使用說明129 第一節(jié)：GW48教學系統(tǒng)原理與使用介紹，132 第二節(jié)：實驗電路結(jié)構(gòu)圖137 第三節(jié)：超高速A/D、D/A板GWADDA說明138 第四節(jié)：步進電機和直流電機使用說明138 第五節(jié)：SOPC適配板使用說明139 第六節(jié)：GWDVPB電子設計競賽應用板使用說明141 第七節(jié)：GWCK/PK2/PK3系統(tǒng)萬能接插口與結(jié)構(gòu)圖信號/與芯片引腳對照表EDA/SOPC與電子設計競賽培訓實驗講義使用說明本講義中所列的所有實驗示例皆在GW48PK2/PK3（GW48CK）、GW48SOPC系統(tǒng)上驗證本講義中所列的大多數(shù)實驗都有配套的演示示例以供驗證，以及含相應的實驗指導課件。l 在“EDA_VHDL_1C3”或“EDA_SOPC1C6_12”的“重要文檔”里有我們提供的EDA/SOPC系列軟件的按裝說明和本講義的電子文檔，“原理圖”里我們提供了和我們設備相關的部分原理圖，“ISPMCU_downloda”是實驗設備上89S51單片機在系統(tǒng)下載軟件。 EDA/SOPC技術實驗講義 杭州康芯電子有限公司用戶必讀l 為了使您盡快地了解本公司的產(chǎn)品結(jié)構(gòu)和性能，請您務必在設備使用前仔細閱讀我們所提供光盤A里的“GW48EDA_PK2/PK3實驗系統(tǒng)默認必讀”，她會使您在最短的時間內(nèi)對本公司的EDA設備的結(jié)構(gòu)有了大概的認識。如您設備所配的是SOPC實驗系統(tǒng)，那么它所對應的是“EDA_SOPC1C6_12”。l 如果您配有GWADDA板，它的A/D、D/A與GWAC3