fpga結(jié)構(gòu)與配置 (2)-全文預(yù)覽
【正文】 查找表單元 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 邏輯單元 快速通道互連 邏輯陣列塊 (LAB) 嵌入式 陣列塊 . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . IOC IOC . . . . . . IOC IOC EAB EAB IOC IOC . . . IOC IOC EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE 數(shù)據(jù) 1 Lab 控制 3 LE 輸出 進(jìn)位鏈 級(jí)聯(lián)鏈 查找表 (LUT) 清零和 預(yù)置邏輯 時(shí)鐘選擇 進(jìn)位輸入 級(jí)聯(lián)輸入 進(jìn)位輸出 級(jí)聯(lián)輸出 Lab 控制 1 CLRN D Q 數(shù)據(jù) 2 數(shù)據(jù) 3 數(shù)據(jù) 4 Lab 控制 2 Lab 控制 4 EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE 進(jìn)位鏈連通 LAB中的所有 LE 快速加法器 , 比較器和計(jì)數(shù)器 DFF 進(jìn)位輸入 (來(lái)自上一個(gè)邏輯單元 ) S1 LE1 查找表 LUT 進(jìn)位鏈 DFF S2 LE2 A1 B1 A2 B2 進(jìn)位輸出 (到 LAB中的下一個(gè)邏輯單元 ) 進(jìn)位鏈 查找表 LUT EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE 進(jìn)位鏈連通 LAB中的所有 LE 級(jí)聯(lián)鏈中兩種不同的級(jí)聯(lián)方式 LUT LUT IN [3..0] IN [4..7] LUT IN [(4n1)..4(n1)] LE1 LE2 LEn ns ns 16位地址譯碼速度可達(dá) += ns “ 與”級(jí)聯(lián)鏈 EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE 進(jìn)位鏈連通 LAB中的所有 LE 級(jí)聯(lián)鏈中兩種不同的級(jí)聯(lián)方式 “ 或”級(jí)聯(lián)鏈 LUT LUT IN [3..0] IN [4..7] LUT IN [(4n1)..4(n1)] LE1 LE2 LEn EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE (2) 邏輯陣列塊 LAB EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE (2) 邏輯陣列塊 LAB (3) 快速通道 (FastTrack) 連續(xù)布線 = 每次設(shè)計(jì)重復(fù)的可預(yù)測(cè)性和高性能 連續(xù)式布線 EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE (2) 邏輯陣列塊 LAB (3) 快速通道 (FastTrack) 連續(xù)式布線 分布式布線 B AC AD AB BC BD BB CC CD C開(kāi) 關(guān) 矩 陣通 用 互 連 的 金 屬 網(wǎng) 格 線EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE (2) 邏輯陣列塊 LAB (3) 快速通道 (FastTrack) (4) I/O單元與專(zhuān)用輸入端口 EDA技術(shù)與 VHDL語(yǔ)言 FPGA結(jié)構(gòu)與工作原理 查找表 第 3章 FPGA／ CPLD結(jié)構(gòu)與應(yīng)用 FLEX10K系列器件 (1) 邏輯單元 LE (2) 邏輯陣列塊 LAB (3) 快速通道 (FastTrack) (4) I/O單元與專(zhuān)用輸入端口 (5) 嵌入式陣列塊 EAB 輸出時(shí)鐘 D RAM/ROM 256x8 512x4 1024x2 2048
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1