高速電路板設(shè)計(jì)技術(shù)-全文預(yù)覽
【正文】 圖34 源端低阻抗串?dāng)_電壓噪聲時延示意圖例1：串?dāng)_與距離的關(guān)系 近端（源端）串?dāng)_反射后在遠(yuǎn)端（負(fù)載端）影響的測量裝置原理圖 = tr=880pS 2*Tp=9nS Tp=200mV=4*50mV與距離平方成反比。應(yīng)該是：+信號為：Z0信號為：Z0+Z0tZ0Z0t傳輸Z0個Z0ZLZ0ZsZ0 ZL 并聯(lián)端接示意圖 上下拉并聯(lián)端接示意圖 半上拉并聯(lián)端接示意圖Z0 交流并聯(lián)端接示意圖計(jì)加ZSZ0ZSZ0Z0ZSZ0ZS 圖26 串聯(lián)端接示意圖 圖27 串聯(lián)端端點(diǎn)波形示意圖 圖27 避免傳輸線布線中的直角彎示意圖 圖28 減少過孔示意圖 圖29 避免樁線示意圖比ZoZLZLZS 30 圖30 容性串?dāng)_示意圖 圖31 容性串?dāng)_電壓噪聲時延示意圖3．2 感性串?dāng)_ 感性串?dāng)_得集總模型如圖32，與容性互感的兩端噪聲電壓情況相似，只是負(fù)載端為負(fù)脈沖（源端發(fā)送正脈沖時），見圖33。傳輸線（相對與驅(qū)動線）Z0單位是歐姆，且：Z0 該模型忽略了線路電阻，是一個理想模型，另有低損耗模型、趨膚模型。舉例觀察地彈對電路的影響：地彈造成的雙重觸發(fā)。 我們采取的一切措施的是使得當(dāng)從負(fù)載向電源“看”過去的時候，使戴維南模型的阻抗線路阻抗與電源內(nèi)阻之和最小。 圖2a 電源總線方案例圖 圖2b 電源層方案例圖電源層方案為電路板(PCB)設(shè)計(jì)提供了一個更接近理想模型的實(shí)現(xiàn)途徑，它能夠最大程度地減小感抗的影響。 其實(shí)，當(dāng)電路上存在高頻量成分時，如數(shù)字邏輯導(dǎo)致的“0”“1”調(diào)變、高速時鐘及其他高頻模擬信號時，電源總線將表現(xiàn)出很大的感抗特性，由于此時的電抗與通過信號的頻率成正比，所以電源總線的瞬態(tài)阻抗值將遠(yuǎn)遠(yuǎn)大于其電阻值，電源總線上將有較大的“壓降”或“噪聲”。 圖7 兩電容并聯(lián)后的頻率特性
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1