【正文】 換為非線性的，它是一個字節(jié)大小的非線性變換。Control模塊控制電路選擇加密或解密模塊實現(xiàn)不同的功能。與此同時Tcl/Tk技術(shù)、單一內(nèi)核仿真技術(shù)和直接優(yōu)化編譯技術(shù)這些看家本領(lǐng)無疑都成為Modelsim軟件的加分點，這些獨有的技術(shù)造就了其速度快且代碼編譯不受使用平臺的限制等優(yōu)點。它們一般面向特定的領(lǐng)域、針對特定的應(yīng)用、采用特定的層次，訂制程度高，但是由于彼此之間缺乏相應(yīng)的通用標(biāo)準(zhǔn)，因而基本不能跨領(lǐng)域通用。HDL提供了一種將硬件電路通過文字的形式表現(xiàn)出來的方法。此外，本章章首還對分組密碼以及分組密碼的兩種主要結(jié)構(gòu)進(jìn)行了介紹，雖說不很詳盡，但是也簡要概括了分組密碼的結(jié)構(gòu)流程和工作模式。而輪密鑰相加階段的逆就是用同樣的輪密鑰和分組相異或的過程。AES 的算法結(jié)構(gòu)非常簡單，以一個明文分組長度為128bit，輪數(shù)為10的加、解密整體結(jié)構(gòu)為例。然而，抵抗力較弱，安全性存在缺陷，無法并行處理數(shù)據(jù)等等先天性的缺點也制約了其發(fā)展。 3) 密碼反饋模式（CFB）密碼反饋模式，初始向量位于一串?dāng)?shù)據(jù)的最高位，加密完成后最前面的8比特與明文最初8比特進(jìn)行異或運算，生成密文最初8比特。 1）電子密碼本模式（ECB）電子密碼本模式，分組長度128位，若明文長度不足128位的話，就在空缺的數(shù)據(jù)位上添加上空字符。確保AES能勝任各行各業(yè)的加密需求。密鑰加法本質(zhì)就是128位的異或運算。表21 SBOX2) 行移位變換ShiftRows 行移位變換就是以字節(jié)為單位對數(shù)據(jù)進(jìn)行循環(huán)移動，這種變換是線性的，它其實就是SP網(wǎng)絡(luò)結(jié)構(gòu)中S層的組成部分，主要作用是混淆明文與密鑰。一輪128位關(guān)鍵是需要在每一輪的AES操作。由可以推導(dǎo)出： () () () ()本文闡述了這種方法的擴展數(shù)量管道狀態(tài)選項SBox設(shè)計。利用映射元素形式，從到是簡單的乘法逆計算反演。因此變換和逆變換矩陣是很重要的。為了減少了一些不必要的資源浪費，字段轉(zhuǎn)換只應(yīng)用于Sbox計算。利用復(fù)合材料的使用領(lǐng)域設(shè)計的低功耗Sbox轉(zhuǎn)換。這是一個本原不可約多項式。然而當(dāng)硬件大小受到限制或者出現(xiàn)不能合并的ROM的時候,反演硬件就顯得相當(dāng)有必要性。乘法逆元素和仿射變換。3）有限域上多項式的四字節(jié)運算 有限域中四字節(jié)表示為次數(shù)小于4的多項式。 ()定義時，稱為的逆元。二進(jìn)制計算式：101001110001010 = 00101001多項式計算式： ()2）有限域上多項式的乘法運算 多項式的乘法關(guān)于多項式的加法滿足分配律、交換律和結(jié)合律，單位元為。 ()需要注意的是，此多項式的系數(shù)是一個8位二進(jìn)制數(shù)的每一位的數(shù)值，即非0即1。在公式中m表示階，p則代表特征值。明文和密鑰共同作用于S層，在這一步中要完成的工作就是擾亂明文與密鑰彼此之間的聯(lián)系，使非法用戶無法從外界區(qū)分明文和密鑰，從而達(dá)到對密碼分析技術(shù)的免疫，即提高抵抗攻擊的能力。SP和Feistel結(jié)構(gòu)分別如圖22(a)(b)所示。分組密碼把明文按一定長度進(jìn)行分組，一般為128位，然后同長度可擴展的密鑰分組一起被送入加密算法，經(jīng)過一系列的變換和復(fù)雜運算，最終將明文分組轉(zhuǎn)換成位寬相同的密文分組，加密過程至此結(jié)束。第2章 AES算法的原理研究 分組密碼的研究分組密碼、序列密碼都屬于對稱密碼的范疇。表11 ASIC與FPGA性能對比FPGAASIC數(shù)據(jù)并行處理可并行可并行流水線支持支持密鑰訪問權(quán)限一般嚴(yán)格速度較軟件實現(xiàn)方法快非常快字長可變可變抗干擾一般強是否能進(jìn)行功能配置是否設(shè)計周期較軟件實現(xiàn)方法長很長開發(fā)成本昂貴較貴測試成本昂貴較貴維護(hù)及更新成本昂貴較貴描述硬件所使用的語言Verilog HDL、VHDLVerilog HDL、VHDL 總的來說，AES加密算法的軟件實現(xiàn)方法雖然具有便捷、經(jīng)濟，使用靈活，方便移植等優(yōu)點。硬件實現(xiàn)方式：優(yōu)點：可以方便地設(shè)計并行處理以提高運行速度，安全性能可靠。 軟硬件實現(xiàn)方式的介紹其實要想實現(xiàn)AES算法有兩種手段，即軟件實現(xiàn)和硬件實現(xiàn)。因此，該課題的首要任務(wù)就是對先前已有的AES算法進(jìn)行研究學(xué)習(xí)，然后再根據(jù)自己預(yù)期的功能需求對AES算法進(jìn)行優(yōu)化設(shè)計，包括S盒優(yōu)化、列混合變換優(yōu)化及AES流水線結(jié)構(gòu)優(yōu)化等。早在上世紀(jì)末，NIST就預(yù)見到在不久的將來對新的更安全的加密標(biāo)準(zhǔn)的迫切需求，因此，NIST開始在全球范圍征集優(yōu)秀的加密算法。硬件技術(shù)飛速發(fā)展，網(wǎng)絡(luò)傳輸速率空前，數(shù)據(jù)交換越來越頻繁，且數(shù)據(jù)的位寬也越來越長，DES的淘汰落伍似乎已成定局，DES最致命的缺陷就是密鑰長度太短，56位的密鑰長度已經(jīng)不能勝任許多應(yīng)用。 數(shù)據(jù)加密標(biāo)準(zhǔn)的研究現(xiàn)狀DES聯(lián)邦加密標(biāo)準(zhǔn)是從1972年開始提出計劃，并歷時4年，克服種種困難，在全球各優(yōu)秀的加密算法中鶴立雞群，在1976年一舉拿下美國聯(lián)邦標(biāo)準(zhǔn)的桂冠。根據(jù)加、解密過程是否使用相同的密鑰，又能夠?qū)鹘y(tǒng)加密技術(shù)往下細(xì)分成私鑰和公鑰體制，即對稱和非對稱密碼體制。加密技術(shù)和密碼分析技術(shù)兩者相互矛盾，多年以來它們相互競爭，于斗爭中加密技術(shù)飛速發(fā)展。AES設(shè)計目的就是用于取代漸漸過時的DES以及其升級版本3DES，進(jìn)入21世紀(jì)后，AES算法開始走向成熟，被廣泛地應(yīng)用于各個不同領(lǐng)域，其實用性、安全性的強悍不容置疑。就拿我們息息相關(guān)的現(xiàn)實生活來說，我們的私人賬號，個人密碼，網(wǎng)絡(luò)賬戶資料等信息在互聯(lián)網(wǎng)上的傳輸交換過程都離不開加密技術(shù)，有了足夠安全的加密方法，我們才能更從容地享受信息時代的極大便利性。 Verilog HDL 。最后給出了用SYNOPSYS的DC和ASTRO進(jìn)行綜合以及自動布線的設(shè)計過程。課題完成過程中的主要內(nèi)容包括AES加密算法的原理分析和優(yōu)化設(shè)計，以及后續(xù)的硬件實現(xiàn)。 學(xué)生簽名:日 期:基于Verilog HDL的AES加密電路設(shè)計摘 要 現(xiàn)在的信息化社會，計算機技術(shù)正飛速地朝著快速、便攜方向發(fā)展，這就意味著電子形式的數(shù)據(jù)及個人信息正逐漸被我們廣泛使用。如論文涉及任何知識產(chǎn)權(quán)糾紛，本人將承擔(dān)一切責(zé)任。本課題正是在這樣的背景下提出的，目的是基于Verilog HDL設(shè)計一個AES加密電路。其次，本文將AES加密電路進(jìn)行了模塊劃分，就Verilog HDL描述及Modelsim仿真作了一一介紹。 Algorithm 。加密技術(shù)不僅局限于計算機范疇，現(xiàn)在已經(jīng)涉及到生物醫(yī)療、國防、航天等等領(lǐng)域。因此，從1997年1月開始，美國國家標(biāo)準(zhǔn)與技術(shù)研究所（NIST）高瞻遠(yuǎn)矚地開始征集新一代的加密標(biāo)準(zhǔn)，并在2001年11月公布了高級數(shù)據(jù)加密標(biāo)準(zhǔn)（AES），從此確立了AES加密算法在數(shù)據(jù)加密算法領(lǐng)域不可動搖的地位。為了使用戶的數(shù)據(jù)得到保護(hù)，運用高效的算法和協(xié)議對數(shù)據(jù)進(jìn)行加密和認(rèn)證的技術(shù)被稱為密碼編碼技術(shù)，相反，通過分析算法和協(xié)議，進(jìn)行各種攻擊從而達(dá)到破解密碼的目的的行為稱為密碼分析技術(shù)。本文的主要研究對象是傳統(tǒng)的基于數(shù)學(xué)的密碼理論。1976年，在美國斯坦福大學(xué)這個自由的學(xué)術(shù)天堂，Diffie和 Hellman提出了具有建設(shè)性意義的公鑰密碼的思想，時至今日，公鑰密碼早已經(jīng)早已傳遍大江南北，在全球范圍內(nèi)廣泛流傳，大量的應(yīng)用使其不斷發(fā)展，這過程中公鑰密碼又得到了長足的發(fā)展，并向下衍生出許多版本，RSA和Rabin體制、DiffieHellman 和ElGamal體制等等。然而，在瞬息萬變的今天，新生事物層出不窮，計算機領(lǐng)域的更新?lián)Q代速率更是驚人的快。因此，新的加密算法的升級換代迫在眉睫。 課題主要研究內(nèi)容 設(shè)計流程的介紹要設(shè)計一個AES加密電路，其核心就是AES加密算法的實現(xiàn)。在完成基本設(shè)計后，使用SYNOPSYS的DC和ASTRO進(jìn)行綜合以及自動布圖設(shè)計，最后利用CADENCE進(jìn)行模擬和驗證。 缺點：安全性能堪憂，處理速率不高，運行效率較低。[7]對比這兩種實方法的優(yōu)缺點如表11所示。另外，由于本次畢設(shè)的最終要求是完成版圖的設(shè)計，所有工作都是基于模擬層面，不需要制