【正文】 提供的 USB 數(shù)據(jù)交換速率不一樣，通信的數(shù)據(jù)通道位數(shù)也不一樣 。 FPGA 配置模塊可 以通過主模式、從模式以及 JTAG 下載模式進(jìn)行比特流文件下載； BPI 配置模式歸屬于從模式。目前有許多基于不同核心芯片，比如 FA161 開發(fā)板，其核心器件為 Altera Cyclone 系列的 FPGA EP1C6；開發(fā)板上還有 接口， （ CY7C68013A）接口，以太網(wǎng)（ RTL8901S）接口，能夠?qū)崿F(xiàn) HDL 程序開發(fā)、nois ii 程序開發(fā)、結(jié)合 Matlab 制作 DSP。開發(fā)板上集成了 Diligent公司的 USB2系統(tǒng)，該 USB系統(tǒng)能夠提供 FPGA編程、實時電源監(jiān)控、自動開發(fā)板測試、虛擬 I/O功能。 XC5VLX50T芯片是該系列下的一款 FPGA芯片。 Virtex5 系列是 Xilinx 公司 2021 年推出的全球首款 65nm FPGA 系列芯片 ,采用 三柵極氧化層工藝技術(shù)制造，可提供多達(dá) 330,000 個邏輯單 41 元、 1,200 個 I/O 引腳、 48 個低功耗收發(fā)器以及內(nèi)置 PowerPC174。自從第二代 FPGA 問世以來，各種 FPGA 的應(yīng)用開始層出不窮，電路復(fù)雜度也相繼上升。該系列的 FPGA 是世界上第一款基于 SRAM 的可編程 FPGA，包括兩個器件：第一個器件由 8x8〔共 64 個 )的可配置邏輯模塊 (CLB Configurable Logic Block)構(gòu)成，并在芯片的周邊提供了58 個輸入輸出接口模塊 (IOB， I/O Block)；第二個器件出 10xl0 的 CLB 構(gòu)成，并提供了總共 74 個 IOB 單元。 FPGA 是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限 的缺點。 work consists of mk FPGA configuration module, Adept USB module, the Strata Flash module, DDR2 module, clock module. Key words： virtex5， FPGA， adept USB， strata flash， DDR2， clock iv 目 錄 第一章 概論 ................................................................................................................ 40 研究背景 ........................................................................................................... 40 研究現(xiàn)狀 ........................................................................................................... 42 論文工作 ........................................................................................................... 43 論文結(jié)構(gòu) ........................................................................................................... 43 第二章 Adept USB 模塊設(shè)計 ................................................................................... 44 Adept USB 模塊原理 ......................................................................................... 44 Adept USB 子模塊 ............................................................................................. 48 68013A 模塊原理 ........................................................................................ 48 E2PROM 模塊和 Micro USB 模塊 ............................................................ 52 小結(jié) .................................................................................................................... 55 第三章 FPGA 模塊及其配置 .................................................................................... 56 FPGA 模塊工作原理 ......................................................................................... 56 FPGA 芯片結(jié)構(gòu) ................................................................................................. 57 FPGA 配置模塊 ................................................................................................. 62 FPGA 配置方式 .......................................................................................... 62 FPGA 配置流程 .......................................................................................... 63 FPGA 配置邏輯 .......................................................................................... 65 小結(jié) ................................................................................................................... 67 第四章 存儲模塊和時鐘模塊 ................................................................................... 68 Strata Flash 模塊 ................................................................................................ 68 DDR2 模塊 ......................................................................................................... 71 時鐘模塊 ........................................................................................................... 77 小結(jié) ................................................................................................................... 80 第五章 全文總結(jié) ....................................................................................................... 81 致謝 .............................................................................................................................. 82 參考文獻(xiàn) ...................................................................................................................... 83 畢業(yè)設(shè)計小結(jié) .............................................................................................................. 84 40 第一章 概論 FPGA 技術(shù)在可編程器件的基礎(chǔ)上發(fā)展而來，能夠作為專用集成電路領(lǐng)域中的半定制電路。 本論文分析了 Genesys 開發(fā)系統(tǒng)的部分模塊的設(shè)計原理和電路連接原理。 第 17 周到第 18 周：撰寫畢業(yè)論文，準(zhǔn)備答辯。 第 6 周到第 8 周： 分析 USB， DDR22， 時鐘， StrataFlash 模塊與 XC5VLX50T 的邏輯連接關(guān)系，繪制原理圖。 Gen 模塊： 25Mhz 時鐘信號， 時鐘信號， 12Mhz 時鐘信 號， 200Mhz 100Mhz 的高速高性能差分時鐘信號。 i 畢業(yè) 任務(wù)書 一、題目 基于 XC5VLX50T 的 USB 模塊設(shè)計。 Flash 模塊： 32Mbyte 容量。 第 4 周到第 5 周： 熟悉時鐘， Strata Flash 模塊相關(guān)手冊，提出方案，設(shè)計模塊原理圖。 第 14 周到第 16 周：提供 XC5VLX50T 和通訊四個模塊的邏輯接口，繪制連接電路圖。開發(fā)平臺還具有 可配置的時鐘， HDMI 視頻接口， AC97 聲卡系統(tǒng)， Strata Flash 等功能模塊。 關(guān)鍵字 ： virtex5， FPGA,， adept USB， strata flash， DDR2 iii ABSTRACT With the development of integrated circuit technology, the digital integrated circuit design bees more is a plete ,highperformance digital development system based on XC5VLX50T chip and it integrated many related functional module. XC5VLX50T is a FPGA chip within Virtex5 paper analyzes the design principles and circuit connection of some modules of the chip digital development system GENESYS . In the process of analyzing the various modules of Genesys, the thesis starts from the toplevel function definitions of the modules, then give out the module signal definition of the module .If needed, some submodule should get further the paper discuss how to get the module hardware implementated. According to the data sheet of the chip,draw out the circuit connection, and give out the pin connection relationship with XC5VLX50T. The t