【正文】 甚至用戶自定義外圍設(shè)備 ） 形成片選信號，這可極大地簡化基于 Nios 處理器系統(tǒng)的設(shè)計。 通過允許獨立于 CPU 的存儲器存取， Avalon 交換結(jié)構(gòu)總線優(yōu)化了數(shù) 據(jù)處理過程，提高了系統(tǒng)吞吐量。 在傳統(tǒng)的總線中，單個仲裁器控制一個或多個總線控制器跟總線從屬設(shè)備進行通信，由于每次只能有一個控制器可以存取系統(tǒng)總線而形成帶寬瓶頸，如圖 12 所示。 Avalon 交換結(jié)構(gòu)總線按照用戶從向?qū)Ы缑娴妮斎胱詣有纬伞? ? 帶延遲的讀寫操作。 ? 并行的多控制器。 以太網(wǎng) DRA M JT AG 接口 F P GA Nio s CP U CPU 數(shù)據(jù)緩存 指令緩存 片內(nèi)調(diào)試模塊 DMA 控制器 A v a lo n 交換 結(jié)構(gòu) 總線 數(shù)據(jù) 存儲器 程序 存儲器 S DRA M 控制器 P IO UA R T 10 M / 1 0 0M 以太網(wǎng) 圖 11 Nios處理器系統(tǒng) Nios 處理器系統(tǒng)包含帶指令和數(shù)據(jù)高速緩存的 Nios CPU、片內(nèi)調(diào)試模塊、直接存儲器存取 （ DMA） 控制器、常用外圍設(shè)備 （ PIO、 UART、以太網(wǎng)端口和存儲器接口等 ） 和并行多控制器 Avalon 交換結(jié)構(gòu)總線。 ? Avalon 總線。 Nios 嵌入式處理器的系統(tǒng)組件、開發(fā)工具和開發(fā)平臺如表 13 所示。 ? MSTEP 指令：單步乘法單元。 ? 大容量內(nèi)部寄存器組的有效利用。 ? 標準的可配置外圍設(shè)備庫。 ? 使用最少的存儲單元。這些特性允許 Nios 用戶通過用簡單的而非傳統(tǒng)的方法加速和優(yōu)化自己的設(shè)計。 可配置 Nios CPU 是 Nios 處理器系統(tǒng)的核心，它能夠被靈活配置而適用于各種各樣的應(yīng)用。 Nios 嵌入式處理器 Nios 嵌入式處理器特性 Nios 嵌入式處理器是用戶可配置的通用 RISC 嵌入式處理器，它是一個非常靈活和強大的處理器。 PLD 性能的不斷提高，也使 SOPC 的性能越來越高。 SOC 通常是專用集成電路（ ASIC），所以不為用戶所熟知，而且其開發(fā)周期長，生產(chǎn)成本高，產(chǎn)品不能進行修改。 片上系統(tǒng)和可編程片上系 統(tǒng) 隨著半導體技術(shù)的不斷發(fā)展，片上系統(tǒng)（ System on a Chip， SOC）成為嵌入式應(yīng)用領(lǐng)域的熱門方向之一。嵌入式系統(tǒng)本身不具備自主開發(fā)能力，即 使在設(shè)計完成以后用戶通常也不能對程序功能進行修改，必須有一套開發(fā)工具和環(huán)境才能進行開發(fā)。同時針對不同的任務(wù)，往往需要對系統(tǒng)進行較大更改，程序的編譯下載也要同系統(tǒng)相結(jié)合。由于嵌入式系統(tǒng)一般應(yīng)用于小型電子裝置，系統(tǒng)資源相對有限，所以系統(tǒng)內(nèi)核與傳統(tǒng)的系統(tǒng)相比要小得多。凡是與產(chǎn)品結(jié)合在一起的具有嵌入式特點的系統(tǒng)都 可以稱為嵌入式系統(tǒng)。 ? 嵌入式系統(tǒng)將先進的半導體技術(shù)、計算機技術(shù)和 電子技術(shù)以及各個行業(yè)的具體應(yīng)用相結(jié)合，是一個技術(shù)密集、資金密集 和不斷創(chuàng)新的知識集成系統(tǒng)。 Nios 系統(tǒng)將處理器、存儲器、輸入輸出接口和其他 IP 核靈活地集成到 SOPC 設(shè)計中。常用的 嵌入式處理器 硬核有 ARM、 MIPS、PowerPC、 Intel x86 和 Motorola 68000 等； Altera 公司開發(fā)的 Nios 是 16/32 位嵌入式處理器軟核。 SOPC結(jié)合了 SOC和 FPGA各自的優(yōu)點，一般具備以下基本特征： ? 至少包含一個嵌入式處理器內(nèi)核 ? 具有小容量片內(nèi)高速 SRAM資源 ? 豐富的 IP Core資源可供選擇 ? 足夠的片上可編程邏輯資源 ? 處理器調(diào)試接口和 FPGA編程接口 ? 可能包含部分可編程模擬電路 ? 單芯片、低功耗、微封裝 本文設(shè)計完成的 是 基于 FPGA 的嵌入式系統(tǒng)開發(fā)板 ，它可以完成 FPGA、嵌入式系統(tǒng)、 SOPC 的設(shè)計和開發(fā)。 關(guān)鍵詞 ：嵌入式系統(tǒng)， Nios 嵌入式處理器， SOPC， FPGA III ABSTRACT The thesis pletes a design of an embedded system development board based on development board can plete the design of FPGA,embeded system,SOPC and so on. The development board is based on Altera Cyclone device— EP1C6， the board extends several peripheral devices such as,FLASH,SRAM, A/D,D/A,LED,LCD,keyboard,serial port,VGA interface,PS2 interface, USB interface and so the devices constitute an integrated embeded development system. The development board offers us plenty of interfaces to meet the need of the device munication and the intermunion between human and puter,which makes the design and the embedding of the system more Nios Development Board can meet the need of scientific researchers and other college researchers. The developers can use VHDL,Verilog HDL,schematic input mode and so on to design logic circuit and function block,they can alse use the IP core and Nios microprocessor which are offered by Altera to develop embedded systems. The developers can utilize QuartusⅡ and Nios SDK Shell to pile and download,then they can use this development board to debug and validate the result. KEY WORDS: embeded system, Nios embeded CPU， SOPC， FPGA IV 目 錄 摘 要 ......................................................... II ABSTRACT ...................................................... III 目 錄 ......................................................... IV 前 言 .......................................................... 8 第 1 章 緒 論 .................................................... 9 嵌入式系統(tǒng)概述 ........................................... 9 嵌入式系統(tǒng)的特點 ................................ 9 片上系統(tǒng)和可編程片上系統(tǒng) ....................... 10 Nios 嵌入式處理器 ....................................... 10 Nios 嵌入式處理器特性 .......................... 10 Nios 嵌入式處理器系統(tǒng)組件 ....................... 12 Avalon 交換結(jié)構(gòu)總線 ............................ 12 第 2 章 Nios 嵌入式系統(tǒng)開發(fā)板整體分析 ........................... 15 V 系統(tǒng)設(shè)計目標 ........................................... 15 系統(tǒng)設(shè)計原理 ........................................... 15 開發(fā)板組件與理論分析 ................................... 16 開發(fā)板電路設(shè)計原理圖與 PCB 布線圖 ....................... 18 第 3 章 Nios 嵌入式系統(tǒng)開發(fā)板硬件開發(fā) .......................... 20 硬件開發(fā)環(huán)境概述 ....................................... 20 FPGA： EP1C6QC240C8 的特性和電路設(shè)計 ..................... 20 特性和封裝 .................................... 20 引腳說明 ...................................... 20 工作條件 ...................................... 21 串行配置器件： EPCS1 的特性和電路設(shè)計 .................... 21 Cyclone FPGA 的配置 ............................ 21 串行配置器件： EPCS1/EPCS4 ...................... 22 EPCS1 的電路設(shè)計 ............................... 23 SRAM： IDT71V016 的特性和電路設(shè)計 ........................ 23 器件特性 ...................................... 24 IDT71V016 工作方式 ............................. 24 IDT71V016 的電路設(shè)計 ........................... 25 FLASH： AM29LV800B 的特性和電路設(shè)計 ...................... 26 器件特性 ...................................... 26 VI 器件工作方式描述 .............................. 27 AM29LV800 總線操作 ............................. 28 AM29LV800 的電路設(shè)計 ........................... 28 第 4 章 Nios 嵌入式系統(tǒng)開發(fā)板調(diào)試 ............................... 30 片內(nèi) RAM、 ROM 調(diào)試 ...................................... 30 GERMS 監(jiān)控調(diào)試 .......................................... 35 擴展 SRAM 調(diào)試 .......................................... 39 擴展 FLASH 調(diào)試 ......................................... 41 第 5 章 利用 Nios 嵌入式系統(tǒng)開發(fā)板完成 DDS 的設(shè)計 ................ 44 理論分析 ............................................... 44 利用開發(fā)板實現(xiàn)的優(yōu)點 ................................... 45 系統(tǒng)設(shè)計與實現(xiàn) .......................................... 46 參數(shù)選取 ...................................... 46 系統(tǒng)設(shè)計 ...................................... 46 系統(tǒng)實現(xiàn) ...................................... 46 第 6 章 總 結(jié) ................................................... 48 主要工作總結(jié) ........................................... 48 結(jié)論 ................................................... 48 VII 改進意見 ...