【正文】 p。ksv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89Am YWpazadNuKNamp。gTXRm 6X4NGpP$vSTamp。ksv*3t nGK8! z89AmYWv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89AmYWpazadNuKNamp。M uWFA5uxY7JnD6YWRr Wwc^vR9CpbK! zn%M z849Gx^Gjqv^$UE9wEwZQcadNuKNamp。M uWFA5ux^Gjqv^$UE9wEwZQcUE%amp。M uWFA5uxY7J nD6YWRr Wwc^vR9CpbK! zn%M z849Gx^Gjqv^$UE9wEwZQcUE%amp。gTXRm 6X4NGpP$vSTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTamp。qYpEh5pDx2zVkum amp。gTXRm 6X4NGpP$vSTTamp。ksv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89Am YWv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89Am YWpazadNuGK8! z89Am YWpazadNuKNamp。MuWFA5uxY7J nD6YWRrWwc^vR9CpbK! zn%Mz849Gx^Gjqv^$U*3t nGK8!z89Am YWpazadNuKNamp。M uWFA5uxY7J nD6YWRrWwc^vR9CpbK!zn%M z849Gx^Gjqv^$UE9wEwZQcUE%amp。M uWFA5uxY7J nD6YWRrWwc^vR9CpbK! zn%M z849Gx^Gjqv^$U*3t nGK8! z89Am YWpazadNuKNamp。MuWFA5uxY7J nD6YWRrWwc^vR9CpbK! zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。M uWFA5ux^Gjqv^$UE9wEwZQcUE%amp。M uWFA5uxY7J nD6YWRr Wwc^vR9CpbK! zn%M z84! z89Amv^$UE9wEwZQcUE%amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。M uWFA5uxY7J nD6YWRr Wwc^vR9CpbK! zn%M z849Gx^Gjqv^$UE9wEwZQcUE%amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。gTXRm 6X4NGpP$vSTTamp。gTXRm6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTamp。ksv*3t nGK8!z89Am YWv*3tnGK8!z89Am YWpaza dNuKNamp。ksv*3t nGK8! z89AmYWpazadNuKNamp。ksv*3t nGK8!z89Am YWpazadNuKNamp。gTXRm 6X4NGpP$vSTTamp。ksv*3t nGK8! z89AmYWv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89Am YWpazadNuKNamp。ksv*3t nGK8! z89AmYWpazadNuKNamp。M uWFA5uxY7J nD6YWRrWwc^vR9CpbK! zn%Mz849Gx^GjqvadNuKNamp。M uWFA5ux^Gjqv^$UE9wEwZQcUE%amp。M uWFA5uxY7J nD6YWRrWwc^vR9CpbK! zn%M z849Gx^Gjqv^$UE9wEwZQcUE%amp。MuWFA5uxY7J nD6YWRrWwc^vR9CpbK! zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。M uWFA5ux^Gjqv^$UE9wEwZQcUE%amp。M uWFA5uxY7J nD6YWRrWwc^vR9CpbK! zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。M uWFA5uxY7J nD6YWRrWwc^vR9CpbK!zn%Mz849Gx^Gjqv^$UE9wEwZQcUE%amp。qYpEh5pDx2zVkum amp。M uWFA5uxY7J nD6YWRr Wwc^vR9amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。qYpEh5pDx2zVkum amp。gTXRm 6X4NGpP$vSTTamp。gTXRm6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTamp。gTXRm 6X4NGpP$vSTTamp。gTXRm 6X4NGpP$vSTTamp。QA9wkxFyeQ^! djsXuyUP2kNXpRWXm Aamp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。gTXRm6X4NGpP$vSTTamp。QA9wkxFyeQ^! djsXuyUP2kNXpRWXm Aamp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qYpEh5pDx2zVkum amp。qY pEh5pDx2zVkum amp。qYpE h5pDx2zVkum amp。6a*CZ7H$dq8Kqqf HVZFedswSyXTyamp。最后就是要對版圖進(jìn)行一系列的檢查，這樣才能確保版圖的正確性和可用性 。今后，生產(chǎn)聚合物存儲器可能會變得像印照片一樣簡單，但今年才剛剛開始對這種非易失性存儲器的生產(chǎn)工藝進(jìn)行研發(fā)。 LVS 通常在 DRC 檢查無誤后進(jìn)行，它是版圖驗證必做的另一個項目。包括 輸入、輸出，以及電源信號與相應(yīng)器件的連接。 集成電路版圖常規(guī)驗證項目包括下列 2 項： DRC（ Design Rule Check）設(shè)計規(guī)則檢查 設(shè)計規(guī)則是集成電路版圖各種幾何圖形尺寸的規(guī)范， DRC 是在產(chǎn)生 掩模版圖形之前，按照設(shè)計規(guī)則對版圖幾何圖形的寬度、間距及層與層之間的相對位置（間距和套準(zhǔn)）等進(jìn)行檢查，一確保設(shè)計的版圖沒有違反預(yù)定的設(shè)計規(guī)則，能在特定的集成電路制造工藝下流片成功，并且具有較高的成品率。這樣當(dāng)?shù)谝粚咏饘俦豢涛g時，大部分面積就沒有與柵極連接。如 12 12 圖 34 最小延伸 除了上面所說的最小尺寸外，還要遵循一些最大允許尺寸，例如，為了避免“起波”問題，長金屬線的最小寬度通常應(yīng)大于段金屬線的最小寬度。 圖 31 寬度定義 間距規(guī)則 11 11 間距指各幾何圖形外邊界之間的距離，如圖 32 所示： 在同一層掩膜層上，各圖形之間的間隔必須大于最小間距，在某些情況下，不同層的掩膜圖形間隔也必須大于最小間距。缺點是對于一個設(shè)計級別，就要有一整套數(shù)字，而不能按比例放大、縮小。 微米準(zhǔn)則： 每個尺寸之間沒有必然的比例關(guān)系， 提高每一尺寸的合理度；簡化度不高。 版圖設(shè)計規(guī)則 集成電路的制造必然受到工藝技術(shù)水平的限制，受到器件物理參數(shù)的制約，為了保證器件正確工作和提高芯片的成品率，要求設(shè)計者在版圖設(shè)計時遵循一定 10 10 的設(shè)計規(guī)則，這些設(shè)計規(guī)則直接由流片廠家提供。總而言之，版圖設(shè)計需要通曉基礎(chǔ)電學(xué)概念、工藝限制及特性：對空間和版圖規(guī)劃擁有良好的想象和直覺得能力：能夠?qū)W習(xí)和使用各種各樣的 CAD 工具。近年來迅速發(fā)展的計算機(jī)、通信、嵌入式或便攜式設(shè)備中集成電路的高性能低功耗運(yùn)行都離不開集成電路掩模版圖的精心設(shè)計。為了節(jié)省芯片面積，每連個相鄰行上的晶體管被排列到一條公共地線上，并且按照 n 型擴(kuò)散來定路線。為了降低靜態(tài)功耗，圖 21 所示的 ROM陣列中的 pMOS 負(fù)載晶體管由一個周期性預(yù)充電信號驅(qū)動，這樣就構(gòu)成了一個動態(tài) ROM。 如前面一章 所述，一次僅有一個字線通過升高電平到 Vdd 而被激活而其他的字線被保持低電平。因此，在一個特定的地址存儲二進(jìn)制信息，可以通過被選行（字線）與被選列（位線）間有無數(shù)路徑（相當(dāng)于在特定位置有無元件）來實現(xiàn)。擦除時，源極加上較高的編程電壓，選擇柵接地，漏極開路。編程時，場效應(yīng)管的漏極和選擇柵都加上較高的編程電壓，源極則接地。 閃存（ Flash）技術(shù)利用的場效應(yīng)管就是浮柵場效應(yīng)管 FLASH 技術(shù)是采用特殊的浮柵場效應(yīng)管作為存儲單元。 5 5 圖 12 MTJ 元件結(jié)構(gòu)示意圖 MRAM 當(dāng)前面臨的主要技術(shù)挑戰(zhàn)就是磁致電阻太過微弱，兩個狀態(tài)之間的電阻只有 30%~40%的差異，讀寫過程要識別出這種差異的話，還有一定的難度。與 GMR 不同的另一種結(jié)構(gòu)是磁性隧道結(jié) (MTJ)，如圖 12 所示。 磁性隨機(jī)存儲器 (MRAM) 從原理上講， MRAM 的設(shè)計是非常誘人的，它 通過控制鐵磁體中的電子旋轉(zhuǎn)方向來達(dá)到改變讀取電流大小的目的，從而使其具備二進(jìn)制數(shù)據(jù)存儲能力。 NDRO 模式存儲器以鐵電薄膜來替代 MOSFET 中的柵極二氧化硅層，通過柵極極化狀態(tài) (177。 鐵電隨機(jī)存取存儲器 (FeRAM)就是基于 DRO 工作模式。 鐵電存儲器 (FeRAM) 鐵電存儲器是一種在斷電時不會丟失內(nèi)容的非易失存儲器，具有高速、高密度、低功耗和抗輻射等優(yōu)點。 非易失性存儲器（ NVW） 隨著集成電路的高速發(fā)展， MOS 電路地位越來越重要 ， MOS 的存儲結(jié)構(gòu)在電路中廣泛應(yīng)用。 主要規(guī)格： 一種是置于 CPU 與主存間的高速緩存，它有兩種規(guī)格：一種是固定在主板上的高速緩存（ Cache Memory ）；另一種是插在卡槽上的 COAST（ Cache On A Stick）擴(kuò)充用的高速緩存，另外在 CMOS 芯片 1468l8 的電路里，它的內(nèi)部也有較小容量的 128 字節(jié) SRAM，存儲我們所設(shè)置的配置數(shù)據(jù)?？梢姡瑢@樣的存儲電路，讀得的信息和原來存入的信息正好相反 ,所以要通過讀出放大器進(jìn)行反相在送往 數(shù)據(jù)總線。 2 2 圖 11 3 管動態(tài) RAM 的基本存儲電路 在這個 電路中，讀選擇線和寫選擇線是分開的，讀數(shù)據(jù)線和寫數(shù)據(jù)線也是分開的。為了保持?jǐn)?shù)據(jù)， DRAM使用電容存儲，所以 必須隔一段時間刷新（ refresh）一次，如果存儲單元沒有被刷新，存儲的信息就會丟失。 按其制造工藝可分為：雙極晶體管存儲器和MOS 晶體管存儲器。按其功能可分為：隨機(jī)存取存儲器（簡稱 RAM）和只讀存儲器（只讀 ROM） 。 Layout design。 本文還闡述了關(guān)于版圖設(shè)計方面的相關(guān)知識。本文 著重介紹了基于 NOR的非易失性存儲器的 設(shè)計 ， 分析了基于 NOR 的非易失存儲器的工作原理和應(yīng)用前景；設(shè)計了 一個 64 位 的 該寄存器的電路圖和版圖； 通過 對版圖和電路圖 DRC和 LVS的驗證， 最終得出 了正確的版圖和電路圖。 NOR。 半導(dǎo)體存儲器 半導(dǎo)體存儲器 (Semiconductor memory) 是一種以半導(dǎo)體電路作為存儲媒體的存儲器 ， 內(nèi)存儲器就是由稱為存儲器芯片的半導(dǎo)體集成電路組成。 ROM 主要用于 BIOS 存儲器。 DRAM 只能將數(shù)據(jù)保持很短的時間。 動態(tài) RAM 也是由許多基本存儲元按照行和列來組成的。若原來存有 1， 則 Q2 導(dǎo)通，讀數(shù)據(jù)線的分布電容 CD 通過 Q Q2 放電 ,此時讀得的信息為 0，正好和原存信息相反；若原存信息為 0,則 Q3 盡管具備導(dǎo)通條件，但因為 Q2 截止，所以， CD 上 的 電壓 保持不變，因而，讀得的信息為 1。所以在主板上 SRAM 存儲器要占用一部分面積。 SRAM 顯然速度快，不需要刷新的操作，但是也有另外的缺點，就是價格高，體積大，所以在主板上還不能作為用量較大的主存。最近基于浮柵概念的閃存由于其小的單元尺寸和良好的工作性能已經(jīng)成為最通用的非易失存儲器。 DRO 模式是利用鐵電薄膜的電容效應(yīng)，以鐵電薄膜電容取代常規(guī)的存儲電荷的電容，利用鐵電薄膜的極化反轉(zhuǎn)來實現(xiàn)數(shù)據(jù) 4 4 的寫入與讀取。目前，市場 上的鐵電存儲器全部都是采用這種工作模式。但迄今為止，這種鐵電存儲器尚處于實驗室研究階段，還不能達(dá)到實用程度。由于 GMR 元件需較大電流成為無法突破的難點，因此無法達(dá)到高密度存儲器的要求。 MTJ 元件通過內(nèi)部金屬導(dǎo)線所產(chǎn)生的磁場強(qiáng)度來改變不同的阻值狀態(tài)，并以此記錄 “0”與 “1”的信號。 浮柵場效應(yīng)管 非易失存儲器就是利用基于浮柵結(jié)構(gòu)的閃存器。通常情況下，浮 柵不帶電荷，則場效應(yīng)管處于不導(dǎo)通狀態(tài)，場效應(yīng)管的漏極電平為高，則