【正文】 后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網表，下載到具體的CPLD器件中去，從而實現(xiàn)可編程的專用集成電路（ASIC）的設計。自IEEE公布了VHDL的標準版本，IEEE1076之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計工具可以和VHDL接口。目前，它在中國的應用多數(shù)是用在FPGA/CPLD/EPLD的設計中。利用VHDL語言設計彩燈控制器設計，使其實現(xiàn)彩燈控制器變形，發(fā)聲等功能，突出了其作為硬件描述語言的良好的可讀性、可移植性和易讀性等優(yōu)點。課程設計說明書EDA是電子設計自動化（Electronic Design Automation）縮寫，是90年代初從CAD（計算機輔助設計）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發(fā)展而來的。硬件描述語言HDL是EDA技術的重要組成部分，常見的HDL主要有VHDL、Verilog HDL、ABEL、AHDL、System Verilog和SystemC。VHDL技術與傳統(tǒng)的數(shù)字電子系統(tǒng)或IC設計相比之下有很大的優(yōu)勢，主要表現(xiàn)在： 第一，VHDL語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建 模和描述，從而大大簡化了硬件設計任務，提高了設計效率和可靠性。自IEEE公布了VHDL的標準版本，IEEE1076之后，各EDA公司相繼推出了自己的VHDL設計環(huán)境，或宣布自己的設計工具可以和VHDL接口。目前，它在中國的應用多數(shù)是用在FPGA/CPLD/EPLD的設計中。為了提高開發(fā)的效率，增加已有開發(fā)成果的可繼承性以及縮短開發(fā)周期，各ASIC研制和生產廠家相繼開發(fā)了具有自己特色的電路硬件描述語言(Hardware Description Language，簡稱HDL)。這是一種用形式化方法來描述數(shù)字電路和設計數(shù)字邏輯系統(tǒng)的語言。VHDL還具有以下優(yōu)點：，將設計人員的工作重心提高到了系統(tǒng)功能的實現(xiàn)與調試，而花較少的精力于物理實現(xiàn)。關于VHDL語言，最后需要說明的是：與常規(guī)的順序執(zhí)行的計算機程序不同，VHDL從根本上講是并發(fā)執(zhí)行的。使用期長，不會因工藝變化而使描述過時。Altera的Quartus II可編程邏輯軟件屬于第四代PLD開發(fā)平臺，該平臺支持一個工作組環(huán)境下的設計要求，其中包括支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設計輸入形式，內嵌自有的綜合器以及仿真器，可以完成從設計輸入到硬件配置的完整PLD設計流程。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設計輔助工具，集成了SOPC和HardCopy設計流程，并且繼承了Maxplus II 友好的圖形界面及簡便的使用方法。(3)每種花型顯示時對應發(fā)出不用的聲音(4)系統(tǒng)要有整體復位信號 ：（1）根據(jù)任務要求確定電路各功能模塊；（2）寫出設計程序；（3）給出時序仿真結果；（4）實現(xiàn)硬件調試； 輸入與輸出說明：rst,clk，clker分別為彩燈控制器的整體復位，時鐘脈沖發(fā)生以及發(fā)聲器分頻時鐘脈沖；：x表示彩燈控制器六種種以上不同的花型,y表示每種花型持續(xù)的時間（10秒鐘）,M表示數(shù)碼管顯示的當前的花型序號（分別為A、B、C，D，E，F(xiàn)）,Z為每種花型顯示時對應發(fā)出不用的聲音。顯示電路輸入時鐘信號的周期，有規(guī)律的輸出設定的六種彩燈變化類型以及數(shù)碼管顯示花型序號和持續(xù)時間。底層分為三個子電路模塊，分別是時序控制電路模塊和顯示電路模塊以及蜂鳴器發(fā)聲模塊。按設計要求要實現(xiàn)六種花型011001010000010000000011000、00100100、11100111，用S0、SSSSS5 來表示6 種循環(huán)，以1表示燈亮，以0表示燈滅狀態(tài)的狀態(tài)。139。程序如下：a1:process(clker)variable temp1:integer range 0 to 15。then temp1:=temp1+1。其主要的也是最大的優(yōu)點就在于設計者可以專心致力于其功能的實現(xiàn)，而不需要對不影響功能的與工藝有關的因素花費過多的時間和精力。在設計過程中，分頻分的太大，頻率太小的話，揚聲器的聲音體現(xiàn)不出顯示不同花型時的區(qū)別；頻率太大的話，數(shù)碼管顯示速度太快，嘗試分頻時使用不同的脈沖信號，但沒有成功。課程設計說明書參考文獻[1] .《VHDL數(shù)字電路設計教程》.電子工業(yè)出版社，[2] 潘松，黃繼業(yè).《EDA技術實用教程》（第二版）.科學出版社， [3] 焦素敏.《EDA應用技術》.清華大學出版社， [4] 曾繁泰，[M].北京:清華大學出版社，2001 [5] [M].廣州:華南理工大學出版社,2001課程設計說明書附錄：源代碼程序libraryieee。y:out integer range 0 to 10。architecturebhv of led is signal clk1,clk2,clk3,clk4,clk5:std_logic。begin ifclker39。if temp1=2 then clk1課程設計說明書temp2:=0。a3:process(clker)variable temp3:integer range 0 to 15。then temp3:=temp3+1。a6: process(clk,rst)variablecount:integer range 0 to 10。如今燈光已成為人民生活中必不可少的家用品。但目前市場上各式樣的LED彩燈控制器大多數(shù)用全硬件電路實現(xiàn)，電路結構復雜、功能單一，這樣一旦制作成品只能按照固定的模式閃亮，不能根據(jù)不同場合、不同時間段的需要來調節(jié)亮燈時間、模式、閃爍頻率等動態(tài) 參數(shù)。利用控制電路可使彩燈按一定的規(guī)律不斷的改變狀態(tài)，不僅可以獲得良好的觀賞效果，而且可以省電（與全部彩燈始終全亮相比）。在這一設計中我們將涉及有關彩燈控制器的設計，從原理上使我們對這一設計有所了解。以此循環(huán)。根據(jù)課程設計內容及要求構造整個設計思路，復習數(shù)字電路中觸發(fā)器、譯碼器、計數(shù)器、譯碼顯示器等部分內容。根據(jù)電路的原理寫出設計方案。伴隨著經濟的發(fā)展和夜市的興起循環(huán)彩燈的用途將越來越廣，一 方案設計與論證該任務要求：先紅燈，后綠燈，再黃燈，然后，全部紅燈亮5S，再黃燈，后綠燈，各一次。一部分電路為實現(xiàn)這兩種跑動的循環(huán)。二，單元電路設計與參數(shù)計算在整個電路中，其主要的組成部分有：555定時器和4017芯片組成的 ：(由于仿真時，設置的時間跟實際理論計算的不符合，)555定時器和4017芯片組成的9個一組持續(xù)亮5s的(由于仿真時，設置的時間跟實際理論計算的不符合，故仿真時時間可能不是5s)4066和74LS76組成的一個循環(huán)電路：（本來是要用hc4060+CD4013（D觸發(fā)器，用它做2分頻電路）+32768Hz的晶振組成秒定時，產生秒脈沖來做循環(huán)電路的，不過由于其中的芯片沒接觸過也比較復雜，所以就沒用此方案，改為用4066和74LS76組成的循環(huán)電路。電路中的555多諧振蕩器的輸出端接4017的脈沖輸入控制，555多諧振蕩器不斷的產生脈沖送入4017芯片的脈沖輸入端，從而使4017芯片的輸出端（01，02，03）依次為高電平，這樣就控制3組指燈持續(xù)亮5s依次跑動循環(huán)！1：用來實現(xiàn)兩種的跑動不斷循第三部分電路環(huán)。74LS76N芯片為集成JK觸發(fā)器。Q非接4066BP的另一個開關的控制端。而第二部分電路工作時第一部分電路就不工作。當最后的綠燈亮完后，即第一部分的單元電路中的4017的第十個輸出端（09）輸出高電平時，這就給74LS76觸發(fā)器送去一個脈沖，于是觸發(fā)器的Q端就翻轉輸出低電平使4066模擬開關的一個開關變?yōu)閿嚅_，從而使第一部分的電路處于不工作狀態(tài)。于Q端和Q非端翻轉。四 安裝與調試按照電路圖進行接線，按照單元電路設計中的方法連接好每一塊電路，然后把每一塊接在一起。不過，持續(xù)亮5s的功能中，亮黃跟綠燈時會有三個紅燈也一起亮的(問題解決不了)。所有燈一會正常一會不工作，經仔細檢查發(fā)現(xiàn)在電源處接觸不良，改正后恢復正常。這次的課程設計是我更加熟悉芯片的功能跟用法，讓我更好的運用邏 13輯門，使我所學的知識得到鞏固，并且這次的設計培養(yǎng)了我的獨立思考的能力和操作的能力。實驗本次所用的芯片大部分都是基礎的，不過有個別的不怎么了解，不過通過此次課程設計，我對這些未曾接觸過的芯片都有一定的認識，對其功能也有一定的了解。五 結論與心得通過此次的課程設計，我對電路的設計流程有了一定的了解，對仿真軟件也有一定的認識。把各單元電路接在一起調試時，不過9個一組的持續(xù)5s的出現(xiàn)錯誤，就 12，達不到要設計的要求。而控制著第一部分的4066模擬開關導通，使第一部分的電路工作3個一組的組燈依次點亮、依次跑動。這樣就使全部紅燈，再黃燈，后綠燈，各亮一次。接到高電平的組燈就會發(fā)光。而觸發(fā)器的脈沖輸入端接第一部分電路中的4017的第十（09）輸出端口和第二部分電路中的4017的03輸出端口的或門的結果。這樣每給觸發(fā)器一個觸發(fā)邊沿其輸出端就翻轉一次。4066BP芯片為模擬開關芯片，它集成了四個模擬開關（在此用到兩個），每個模擬開關有2個端子，一個為控制端，主要接高電平或低電平，其佘兩個端子為輸入輸出端。電路中的555多諧振蕩器的輸出端接4017的脈沖輸入控制，555多諧振蕩器不斷的產生脈沖送入4017芯片的脈沖輸入端，從而使4017芯片的輸出端（01，02，03，04，05，06，07，08，09）依次為高電平，這樣就控制指燈不斷的跑動！第二部分電路：用來實現(xiàn)全部9個一組紅燈，再黃燈，后綠燈，各亮一次。用一個4017芯片來點亮5s的跑動。根據(jù)此要求電路總體上可以分為三部分：。應用價值在家庭裝飾、商業(yè)區(qū)、許多戶外廣告、公益廣告等的燈光布置中經常需要完成彩燈循環(huán)點亮以實現(xiàn)燈光動態(tài)效果，做到廣告、彩燈等作品色彩鮮艷，富有創(chuàng)藝，變化形式豐富，起著宣傳和美化環(huán)境的作用，營造文明和亮麗氛圍，增添人們生活樂趣。查出各芯片引腳排列及功能。(4)對跑動電路，可以每3個一組，交叉安裝，分別點亮每一組，利用視覺暫停，達到跑動的效果。課 程 設 計 任 務 書一． 設計題目 : 循環(huán)彩燈控制器電路 二． 主要內容及要求(1)共有紅、綠、黃3色彩燈各9個，要求按一定順序和時間關系運行。比如日光燈已經不能滿足于我們的需要，彩燈的運用已經遍布于人們的生活中，從歌舞廳到卡拉OK包房，從節(jié)日的祝賀到日常生活中的點綴。此外從功能效果上看，亮燈模式少而且樣式單調，缺乏用戶可操作性，影響亮燈效果。伴隨著人們生活環(huán)境的不斷改善和美化，在許多場合可以看到霓虹燈。139。end if。event and clker=39。end if。139。signalpr_state,nx_state:state。z:out std_logic)。entity led is port(rst,clk,clker:instd_logic。同時，在課程設計過程中通過與老師、同學的交流，也了解了他們對于這門技術的看法和今后這門技術的發(fā)展方向，也感謝老師對我設計的指導和同學對我的幫助。通過設計也鞏固了我們的書本知識以及通過借閱書籍和上網查找資料，也豐富了自己對ＥＤＡ的了解。如下圖：圖 實驗板課程設計說明書 設計總結通過這次課程設計對ＥＤＡ技術有了更進一步的熟悉，VHDL 語言和Ｃ語言等其他語言還是有很大的區(qū)別。event and clker=39。對于每種花型顯示時對應發(fā)出不用的聲音，這里就需要對其中輸入的時鐘信號進行分頻，改變temp的值能產生出不同頻率的聲音?；ㄐ涂刂齐娐纺K采用狀態(tài)機實現(xiàn)，在狀態(tài)機的課程設計說明書時序邏輯電路部分已經采用計數(shù)器計時的方法直到計數(shù)器計時達到時才進入下一個狀態(tài)，如下為狀態(tài)機時序邏輯電路程序：process(clk,rst)variablecount:integer range 0 to 10。它主控著8 路彩燈的花型種類。該程序采用層次設計法，頂層采用原理圖設計，底層采用VHDL 設計。系統(tǒng)框圖如下:主要模塊組成：花型控制模塊和顯示電路模塊以及蜂鳴器發(fā)聲模塊。課程設計說明書 Quartus II軟件界面介紹 代碼輸入界面新建一個工程，選擇File→New Project Wizard，在出現(xiàn)的對話框中輸入工作路徑和工程名稱(應與實體名稱相同)，新建完工程后,選擇File→New→VHDL File，然后新出現(xiàn)的空白窗口中輸入代碼，代碼輸入界面如圖31所示：圖31 代碼輸入界面 編譯界面代碼輸入完畢后，選擇Processing→Start Compilation或直接單擊(Start Compilation)進行編譯，編譯界面如圖32所示：課程設計