【正文】 游戲機的兩側各設置兩個開關 ， 甲乙二人按乒乓球比賽規(guī)則來操作開關 。 本設計的主要任務和要求如下 ： （ 1） 使用乒乓機的甲乙雙放在不同的位置發(fā)球或擊球 。 （ 3） 比賽按 21 分為一局進行 ， 甲乙雙方都應設置自己的記分牌 ， 任何一方先記滿21 分 ， 該方就算勝出 ， 按 RESET 復位重新開局 。 的特點及優(yōu)點 VHDL 具有以下特點 [4]： （ 1）支持“自頂向下”的設計方法 ： 設計可按層次分解 ， 采用結構化開發(fā)手段 ，可實現(xiàn)多人 、 多任務的并行工作方式 ， 使系統(tǒng)的設計效力大幅提高 。 （ 3） 系統(tǒng)仿真能力強 ： VHDL 最初是作為一種仿真標準問世的 ， 因此 VHDL 具有仿真語句和庫函數(shù) 。 同時， VHDL 具有以下優(yōu)點 [7]： （ 1）與其他的硬件描述語言相比， VHDL 具有更強的行為描述能力 。 （ 3） VHDL 語句的行為描述能力和程序結構 ， 決定了它具有支持大規(guī)模設計的分解和已有設計的再利用功 能 。 這種方式突破了門級設計的瓶頸 ， 極大地減少電路設計的時間和可能發(fā)生的錯誤 ， 降低了開發(fā)成本 。設計者可以不懂硬件的結構，也不必管最終設計的目標器件是什么，而進行獨立的設計。 設計流圖 設計流程圖如圖 1 所示。這些 編輯器一般都具有 VHDL 關鍵詞的亮點顯示等特點，有的還內嵌了常用的 VHDL 程序模塊。事實上， VHDL 設計過程中，常常根據(jù)需要往后退一步，甚至更多。這一步通常由綜合器自動完成，但設計者可以設定一些技術上的約束條件（如限定邏輯層次的最大數(shù)等）來“幫助”綜合器。因為這時已經(jīng)得到目標器件的實際硬件特性（如時延特性等），所以仿真結果能比較精確的預期芯片的實際性能。 6 2．模塊設計 乒乓游戲機的組成示意圖如圖 2 所示。 當甲方按動發(fā)球開關 STARTA 時 ， 靠近甲方的第一個發(fā)光二極管亮 ， 然后發(fā)光二極管由甲向乙依次點亮 ， 代表乒乓球的移動 。比賽一直要進行到一方九江學院大專畢業(yè)論文 7 記分牌達到 21 分 ， 該局才結束 。七段數(shù)碼管分為共陰極和共陽極兩種 [8]。 帶使能信號 EN 的譯碼電路的 VHDL 程序中 ， EN 為高電平時 ， 譯碼器正常工作；EN 為低電平時 ， 譯碼器輸出 0000000， 表示數(shù)碼管無 顯示 。 ENTITY DISPLAY IS PORT (EN: IN STD_LOGIC。 BEGIN PROCESS (EN, NUM) BEGIN IF EN=’ 1 ’ THEN 使能信號 EN 為 1時，譯碼器正常工作 CASE NUM IS WHEN 0=DISPLAY=”1111110”。 WHEN 4=DISPLAY=”0110011”。 WHEN 8=DISPLAY=”1111111”。 EN 為 0，數(shù)碼管無顯示 END IF。 出現(xiàn)此提示信息的原因是：綜合器將 EN 誤判為時鐘信號，并試圖將程序綜合成時序邏輯電路，但該程序的格式又不符合綜合器對時鐘信號描述的要求，因此無法綜合。其原理是對鍵值進行計數(shù)，當某一鍵值保持一段時間不改變時（計數(shù)器達到一定值后），才確認它為有效值；否則將其判為無效鍵值，重新對鍵值進行計算 [2]。 NUMOUT: OUT INTEGER RANGE 0 TO 15)。 九江學院大專畢業(yè)論文 11 SIGNAL START: STD_LOGIC。 ELSE IF NUMIN=TEMPNUM THEN 上一鍵值與此鍵值不同 TENPNUM=NUMIN。 即確定為有效鍵值，并輸出 COUNTER= ‘0’。 END IF。 12 機設計 狀態(tài)機的 6 種 狀態(tài)及狀態(tài)轉移 本狀態(tài)機有 6 種狀態(tài)，分別是 WAITSTATE、 ATOB、 BTOA、 ASCORE、 BSCORE和 FINALRESULT， 其含義如表 1 所示。本次設計中狀態(tài)機的符號如圖 7 所示 。 表 2 輸入 /輸出引腳的作用 引 腳 作 用 CLK 10Hz 的時鐘，可由系統(tǒng)時鐘分頻得到。 ENTITY STATEMACHINE IS PORT (CLK: IN STD_LOGIC。 CLEAR, INCREASEA, INCREASEB: OUT STD_LOGIC。 SIGNAL STATE: STATE_TYPE。 THEN 按下復位鍵，比賽開始 STATE=WAITSTATE。039。039。039。THEN 如果 A 開球 STATE=ATOB。THEN 如果 B 開球 (A、 B 開球有 定的優(yōu)先級區(qū)別 STATE=BTOA。 END IF。THEN 如果檢測到 B 方擊球 IF TABLESTATE=2 THEN 若未過網(wǎng)提前擊球 STATE=ASCORE。 否則球繼續(xù)移動 九江學院大專畢業(yè)論文 17 END IF。 判為 B 勝 ELSE 若過了網(wǎng)擊球，球從 A STATE=ATOB。 否則球繼續(xù)移動 END IF。 A 方加 1分 STATE=WAITSTATE。 回到等待開球狀態(tài) WHEN FINALRESULT= 最后結果 IF(SCOREA=21) THEN 若 A 方先達到 21分 AWIN=39。 否則，表示 B 方勝出的燈亮 18 END IF。 PROCESS(CLK) 此進程控制 5 個發(fā)光二極管的亮滅 BEGIN IF FALLING_EDGE (CLK) THEN IF ((STATE=ATOB) OR (STATE=BTOA)) THEN CASE TABLESTATE IS WHEN 0=TABLELIGHT=10000。 WHEN 4=TABLELIGHT=00001。 END IF。 記分器設計 九江學院大專畢業(yè)論文 19 圖 8 記分器元件符號 記分器元件符號如圖 8 所示，本設計中記分器比較簡單，只須根據(jù)狀態(tài)機給出的兩個信號 （ INCREASEA 和 INCREASEB） 對六個分數(shù)（ SCOREAL、 SCOREAH 和SCOREBL、 SCOREBH、 SCOREA、 SCOREB）進行操作，記分器的程序如下： LIBRARY IEEE。 SCOREAL， SCOREAH， SCOREBL， SCOREBH: BUFFER STD_LOGIC_VECTOR (3 DOWNTO 0) SCOREA， SCOREB:BUFFER INTRGER RANGE 0 TO 21)。 THEN 清 0 SCOREAL=0000。 SCORES=0。 THEN A 方加 1分 IF SCOREAH0010 THEN 若高位小于 2 IF SCOREAL1001 THEN 如果低位小于 9 SCOREAL=SCOREAL+1。 ELSIF SCOREAH= 0010 THEN 若高位為 2 IF SCOREAL0001 THEN 如果低位小于 1 SCOREAL=SCOREAL+1。 END IF。 THEN IF SCOREBH2 THEN 若高位小于 2 IF SCOREBL1001 THEN 如果低位小于 9 SCOREBL=SCOREBL+1。 ELSIF SCOREBH=0010 THEN 若高位為 2 九江學院大專畢業(yè)論文 21 IF SCOREBL0001 THEN 如果低位小于 1 SCOREBL=SCOREBL+1。 END IF。 22 3．系統(tǒng)硬件測試 系統(tǒng)的主要性能和特點 （ 1） GW48 系統(tǒng)設有通用的系統(tǒng)編程下載電路，可對 Lattice、 Xilinx、 Vantis、 Altera、Atmel和 Cypress等世界六大 PLD公司各種 ISP 編程下載方式或現(xiàn)場配置的 CPLD/FPGA系列器件進行實驗或開發(fā)。 目標芯片管腳圖 設計所用的 GW48 實驗箱中，適配的目標芯片為 ALTERA 類中 FLEX10K 系列的EPF10K10， EPF10K10LC84 型號的芯片有 84 個引腳 [11]，如圖 9 所示 ， 本設計中用到的引腳情況如下 ： (1)CLK：時鐘信號，決定球的移動速度，對應實驗箱中的輸入時鐘選擇模 塊中的CLOCK0。 (4)HITA、 HITB：擊球鍵，分別對應實驗箱的鍵 鍵 8，分別對應芯片的引腳 16。 (8)AH0、 AH AH AH3：顯示 A 方得分情況中十位上的分值，對應數(shù)碼管 2，分別對應芯片引腳 3 3 3 38。 九江學院大專畢業(yè)論文 25 在按鍵與 CPLD 相連的引腳需要設置下拉電阻（ 300～ 1000Ω 即可）以便在沒有按鍵按下時將輸入也穩(wěn)定在低電平，否則系統(tǒng)會不穩(wěn)定。 （ 2）選擇 目標器件及鎖定引腳：先選擇用編程的目標芯片。如果是總線形式的引 腳名，也應分別寫出總線中的每一個信號引腳設定，頂層文件引腳鎖定文件為 ，如表 3 所示。按“ OK”按鈕，選中的信號將出現(xiàn)在波形編輯器中 [12]。其中“ 0”、 “ 1”、“ X”、“ Z”、“ INV”、“ G”分別表示低電平、高電平、任意、高電阻、反相和總線數(shù)據(jù)設置。根據(jù)需要將各輸入信號進行設置，并保存。本系統(tǒng)含有時鐘信號，希望在不改變輸入時鐘信號周期的條件下，延長運算時間，所以進行下面設置：在波形編輯窗口打開的情況下，選擇“ File”→“ END Time”，在彈出的窗口中設置仿真結束時間，按“ OK”按鈕，選擇菜單“ MAX+PLUSⅡ ”→“ Simulator”，在“ Simulator”子窗口“ END Time”處設置同一 28 時間長度。用鼠標雙擊編譯器子窗口的下載圖標，可調出編程器（ Programmer）窗口。下載成功后將在一彈出的窗口中顯示“ Configuration Complete”。最終實現(xiàn)乒乓機能模擬乒乓球比賽的基本過程和規(guī)則，并能自動裁判和記分。在整個設計過程中，我學到了很多東西。 。 通過這次設計， 加強了理論知識與實踐統(tǒng)一的能力，提高了自己的動手操作能力， 這對于我以后的工作和學習都是很有幫助的。本設計可以再改進一下，把指示勝利 2 個發(fā)光二極管用數(shù)碼管來代替，增加兩個發(fā)光二極管當乒 乓球臺，這樣球臺就更大，雙方會有更加充足的時間準備接球，這樣不僅可以完成之前的功