可編程邏輯器件1(文件)
【正文】 CMOS工藝的靜態(tài)隨機存儲器 SRAM結構，具有數據的易失性，須將數據存放在一片E2PROM中。包括金屬線、開關矩陣 SM和可編程連接點 PIP。分為匯編型、編譯型和原理圖收集型三種。 在系統(tǒng)可編程邏輯器件 ISPPLD (Lattice公司為例 ) ? FPGA的下載雖然可以在系統(tǒng)進行，但給 FPGA進行配置的 E2PROM在編程時仍然不能離開編程器。 ? 這種結構形式也被稱作 CPLD。 邊界掃描測試功能。 ? 了解各種 PLD在電路結構和性能上的特點。 短路保護功能。 ISP的編程 ISP功能提高設計和應用的靈活性 ? 減少對器件的觸摸和損傷 ? 不計較器件的封裝形式 ? 允許一般的存儲 ? 樣機制造方便 ? 支持生產和測試流程中的修改 ? 允許現場硬件升級 ? 迅速方便地提升功能 未編程前先焊接安裝 系統(tǒng)內編程 ISP 在系統(tǒng)現場重 編程修改 FPGA/CPLD產品概述 1 Lattice公司 CPLD器件系列 1. ispLSI器件系列 ispLSI1000E系列 ispLSI2023E/2023VL/200VE系列 ispLSI5000V系列 ispLSI 8000/8000V系列 2. ispLSI器件的結構與特點 : 采用 UltraMOS工藝。 ? 按集成度分為 低密度 ISPPLD 高密度 ISPPLD 低密度 ISPPLD 在 GAL電路的基礎上加進了寫入 /擦除控制電路形成。 ? 開發(fā)系統(tǒng)硬件部分包括計算機和編程器。 ? 包括軟件和硬件兩部分。 FPGA的 CLB 包含組合邏輯電路和存儲電路，可設置成規(guī)模不大的組合邏輯電路或時序邏輯電路，通過編程可以產生任何形式的四變量組合邏輯函數。 ? 特點： CMOS工藝，低功耗、高噪聲容限 ? 使用 UVPROM工藝，集成度高，造價便宜 ? 輸出部分采用可編程的輸出邏輯宏單元OLMC，增加了預置數和異步置零功能。 ? 或門中有 8個來自與陣列的輸入端，這樣，在或門的輸出端能產生不超過 8項的與或邏輯函數。 GAL通用陣列邏輯 PAL器件采用的是雙極型熔絲工藝，一旦編程不能修改，且輸出結構的類型繁多，給設計帶來不便。 通過卡諾圖對觸發(fā)器的狀態(tài)進
規(guī)章制度相關推薦
鄂ICP備17016276號-1