可編程邏輯器件1-免費(fèi)閱讀
【正文】 加密功能。 ? ISPPLD采用 E2CMOS工藝制作，編程數(shù)據(jù)寫入E2PROM的存儲(chǔ)單元后，掉電后數(shù)據(jù)不會(huì)丟失，克服了 FPGA中數(shù)據(jù)易失的缺點(diǎn)。 PLD的編程 ? PLD的編程工作必須在開發(fā)系統(tǒng)的支持下完成。 可擦除的可編程邏輯器件 EPLD ? EPLD是繼 PAL和 GAL之后推出的可編程邏輯器件，采用 CMOS和 UVEPROM工藝制作，集成度比較高，屬于高密度 PLD。 以上設(shè)計(jì)工作在開發(fā)系統(tǒng)上自動(dòng)進(jìn)行，只要按照軟件規(guī)定的格式輸入邏輯真值表即可，其余工作由計(jì)算機(jī)去完成。 PAL的應(yīng)用舉例 ? 例 用 PAL器件設(shè)計(jì)一個(gè)數(shù)值判別電路要求判斷 DCBA的大小屬于那個(gè)區(qū)間。 ? 用來產(chǎn)生組合邏輯函數(shù)。 ? 通過對(duì)與邏輯陣列編程可以獲得不同形式的組合邏輯函數(shù)。 四、異或輸出結(jié)構(gòu) 與寄存器輸出結(jié)構(gòu)類似，只是在與 —或邏輯陣列的輸出端又增設(shè)了異或門。 通過卡諾圖對(duì)觸發(fā)器的狀態(tài)進(jìn)行化簡。 ? 或門中有 8個(gè)來自與陣列的輸入端，這樣，在或門的輸出端能產(chǎn)生不超過 8項(xiàng)的與或邏輯函數(shù)。 FPGA的 CLB 包含組合邏輯電路和存儲(chǔ)電路，可設(shè)置成規(guī)模不大的組合邏輯電路或時(shí)序邏輯電路，通過編程可以產(chǎn)生任何形式的四變量組合邏輯函數(shù)。 ? 開發(fā)系統(tǒng)硬件部分包括計(jì)算機(jī)和編程器。 ISP的編程 ISP功能提高設(shè)計(jì)和應(yīng)用的靈活性 ? 減少對(duì)器件的觸摸和損傷 ? 不計(jì)較器件的封裝形式 ? 允許一般的存儲(chǔ) ? 樣機(jī)制造方便 ? 支持生產(chǎn)和測(cè)試流程中的修改 ? 允許現(xiàn)場(chǎng)硬件升級(jí) ? 迅速方便地提升功能 未編程前先焊接安裝 系統(tǒng)內(nèi)編程 ISP 在系統(tǒng)現(xiàn)場(chǎng)重 編程修改 FPGA/CPLD產(chǎn)品概述 1 Lattice公司 CPLD器件系列 1. ispLSI器件系列 ispLSI1000E系列 ispLSI2023E/2023VL/200VE系列 ispLSI5000V系列 ispLSI 8000/8000V系列 2. ispLSI器件的結(jié)構(gòu)與特點(diǎn) : 采用 UltraMOS工藝。 ? 了解各種 PLD在電路結(jié)構(gòu)和性能上的特點(diǎn)。 ? 這種結(jié)構(gòu)形式也被稱作 CPLD。分為匯編型、編譯型和原理圖收集型三種。 輸入 /輸出模塊 可編程邏輯模塊
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1