可編程邏輯器件1(存儲版)
【正文】 互聯(lián)資源 IR 靜態(tài)存儲單元由兩個 CMOS反相器和一個控制管 T組成，停電后不能數(shù)據(jù)保存，是一個CMOS工藝的靜態(tài)隨機存儲器 SRAM結(jié)構(gòu)，具有數(shù)據(jù)的易失性，須將數(shù)據(jù)存放在一片E2PROM中。 邏輯宏單元 輸入 /輸出口 輸入口 時鐘信 號輸入 三態(tài)控制 可編程與陣列 固定或陣列 GAL16V8 的結(jié)構(gòu)圖 與邏輯陣列的交叉點上設有E2CMOS 編程單元，其結(jié)構(gòu)為 帶負電荷， 讀出 1 地址映射圖 對 GAL的編程是在開發(fā)系統(tǒng)的控制下完成，編程時逐行完成的。查手冊 PAL64R4滿足要求。 三、寄存器輸出結(jié)構(gòu) 在輸出三態(tài)緩沖器和與 —或邏輯陣列之間串進了由 D觸發(fā)器組成的寄存器。 第 8章 可編程邏輯器件 數(shù)字電子技術 Digital Electronics Technology 海南大學 《 數(shù)字電子技術 》 課程組 教學網(wǎng)址： 討論空間： Email: 概 述 輸 入緩沖電路與陣列或陣列輸出緩沖電路輸入輸出… …基本 PLD器件的原理結(jié)構(gòu)圖 數(shù)字集成電路分類：通用型、專用型 專用集成電路 ASIC：為某種專門用途而設計的集成電路 可編程邏輯器件：通用器件、邏輯功能由用戶設定。同時，輸出端又經(jīng)過一個互補輸出的緩沖器反饋到與邏輯陣列上。 CP Y3 Y2 Y1 Y0 C 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 1 0 3 0 0 1 0 0 4 0 1 1 0 0 5 0 1 1 1 0 6 0 1 0 1 0 7 0 1 0 0 0 8 1 1 0 0 0 … … … … … … 15 1 0 0 0 1 16 0 0 0 0 0 用 PAL器件設計這個計數(shù)器，所用器件中應包括 4個觸發(fā)器和相應的與或邏輯陣列。 GAL通用邏輯陣列，采用電可擦除的 CMOS制作，輸出端設置了可編程的輸出邏輯宏單元 OLMC，通過編程可設置不同的輸出狀態(tài)，增強器件的通用性。 FPGA現(xiàn)場可編程門陣列 FPGA的基本結(jié)構(gòu) 高密度 PLD 由三種可編程單元和用于存放編程數(shù)據(jù)的靜態(tài)存儲器組成。 ? 開發(fā)系統(tǒng)軟件是指 PLD專用的編程語言和相應的匯編程序或編譯程序。 高
規(guī)章制度相關推薦
鄂ICP備17016276號-1