【正文】 構(gòu)資料 :芯片內(nèi)有兩級輸入寄存器，使 DAC0832 具備雙緩沖、單緩沖和直通三種輸入方式，以便適于各種電路的需要 (如要求多 路 D/A 異步輸入、同步轉(zhuǎn)換等 )。 該片邏輯輸入滿足 TTL 電壓電平范圍，可直接與 TTL 電路或微機電路相接，下面是芯片電路原理圖 320 29 圖 320 DAC0832電路原理圖 如圖 320 所示，待轉(zhuǎn)換的 8位數(shù)字量由芯片的 8位數(shù)據(jù)輸入線 D0～ D7 輸入，經(jīng) DAC0832 轉(zhuǎn)換后，通過 2 個電流輸出端 IOUT1 和 IOUT2 輸出， IOUT1 是邏輯電平為 1的各位輸出電流之和， IOUT2 是邏輯電平為 0的各位輸出電流之和。有時，微機控制系統(tǒng)要求同時輸出多個模擬量參數(shù)，此時對應(yīng)于每一種參數(shù)需要一片 DAC0832，每片 DAC0832 的轉(zhuǎn)換時間相同，就可采用 DAC 寄存器對 CPU 分時輸入到輸入寄存器的各參數(shù)在同一時刻開始鎖存，進而同時產(chǎn)生各模擬信號。當(dāng) 為低電平， 輸 30 入負脈沖時，則在 LE 產(chǎn)生正脈沖；其中 LE為高電平時， DAC 寄存器的輸入與輸出的狀態(tài)一致， LE負跳變，輸入寄存器內(nèi)容存入 DAC 寄存器。 DAC0832 同 CPU 的接口如圖 321 所示 .DAC0832 作為微處理器的一個端口，用地址 92H的選通作為 和 的控制信號，微處理器的寫信號直接來控制和 。 (4) RFB：反饋電阻引出端， DAC0832 內(nèi)部已經(jīng)有反饋電阻，所以 RFB端可以直接接到外部運算放大器的輸出端，這樣相當(dāng)于將一個反饋電阻接在運算放大器的輸出端和輸入端之間。 (7) AGND：模擬量地，即模擬電路接地端。 特殊情況下可采用雙緩沖輸入方式，即把兩個寄存器都分別接成受控方式 制作低頻信號發(fā)生器有許多方案：主要有單緩沖方式，雙緩沖方式和直通方式。 DAC0832 主要是用于波形的數(shù)據(jù)的傳送，是本 題 目電路中的主要芯片 D/A 轉(zhuǎn)換器的性能指標(biāo) [16]： ：輸出模擬電壓應(yīng)能區(qū)分 0～ 2n1 共 2n 個輸入數(shù)字量。 DAC0808 的分辨率為 1/256。 DAC0808的最大誤差為 +% 。建 33 立時間：輸入信號從開始變化到輸出電壓進入與穩(wěn)態(tài)值相差 1/2LSB 范圍以內(nèi)的時間。 二、 D/A轉(zhuǎn)換器的分類 D/A 轉(zhuǎn)換器的品種繁多、性能各異。從 第一個運放 輸出為單極性模擬電壓，從 第二個運放 輸出為雙極性模擬電壓。它的內(nèi)部包含四組形式完全相同的運算放大器，除電源共用外 ,四組運放相互獨立。 由于 LM324 四運放電路具有電源電壓范圍寬，靜態(tài)功耗小，可單電源使用，價格低廉等優(yōu)點，因此被廣泛應(yīng)用在各種電路中。 原理圖 電壓變換原理圖 如圖 327所示 圖 327 系統(tǒng)信號變換 雙極性輸出實現(xiàn) 若 D/A 轉(zhuǎn)換器輸出為雙極性， 如圖 4 所示。nREF DVU ??? （ 12） REFV 為 DAC0832 提供的參考電壓， 39。211 RRDRWVDVRRWRRWVU nREFnREFREF ?????????? （ 13） 取 21 2RR? ，當(dāng) 039。由上述分析可看出， 39。 第 4 章 軟件設(shè)計 38 軟件總體設(shè)計 應(yīng)用系統(tǒng)中的應(yīng)用軟件是根據(jù)系統(tǒng)功能要求而設(shè)計的，能可靠地實現(xiàn)系統(tǒng)的各種功能。既便于調(diào)試、鏈接，又便于移植、修改。 (5)要合理分配系統(tǒng)資源，包括 ROM、 RAM、定時數(shù)器、中斷資源等。 軟件功能設(shè)計 系統(tǒng)初始化程序設(shè)計 復(fù)位程序完成如下工作： 2 秒的 初始界面； 983HZ； ； 39 0 工作于方式 1，即 16 位定時器方式，送入 定。 (7)加強軟件抗干擾設(shè)計，它是提高系統(tǒng)應(yīng)用可靠 性的有利措施。即根據(jù)功能要求，描述各個輸入和輸出變量之間的數(shù)學(xué)關(guān)系，它是關(guān)系到系統(tǒng)好壞的重要因素。設(shè)計出軟件的總體結(jié)構(gòu)，使其結(jié) 構(gòu)清晰、流程合理。再取 1RRW? ，則式 （ 11）可表示為： )11 2 8( 39。 ?nD 時， 01?U ； 25539。由上兩式可得： )1256(256 1239。其原理是將 A2的輸入端 Σ 通過電阻 R1與參考電壓 VREF相連， VREF 37 經(jīng) R1向 A2提供一個偏流 I1，其電流方向與 I2相反，因此運算放大器 A2的輸入電流為 I I2之代數(shù)和。如下圖 33 各對應(yīng)管腳。兩個信號輸入端中， Vi （ ）為反相輸入端，表示運放輸出端 Vo 的信號與該輸入端的相位相反； Vi+（ +）為同相輸入端，表示運放輸出端 Vo 的信號與該輸入端的相位相同。 5V。 34 I/V 轉(zhuǎn)換波形輸出電路 DAC0832 為電流輸出型轉(zhuǎn)換器 ,一般要 求輸出是電壓，所以還必須經(jīng)過一個外接的運算放大器轉(zhuǎn)換成電壓。當(dāng)外接運放時，轉(zhuǎn)換時間還應(yīng)加上運放的上升（下降）時間。一般用滿刻度輸出條件下溫度每升高 1℃，輸出電壓變化的百分數(shù)作為溫度系數(shù)。 DAC0808 的最大滿刻度偏差為 +1LSB 。 （ 2) 用輸出模擬電壓的最小值與最大值的比值表示。而 雙緩沖方式適用于在需要同時輸出幾路模擬信號的場合 ， 每一路模擬量輸出需一片 DAC0832 芯片，構(gòu)成多個DAC0832 同步輸出電路 ， 程序簡單化 ，但是 電路線路連接比較復(fù)雜。 當(dāng) WR2 和 XFER 同時有效時， 8 位 DAC 寄存器端為高電平 “1”，此時 DAC寄存器的輸出端 Q 跟隨輸入端 D 也就是輸入寄存器 Q 端的電平變化；反之，當(dāng)端為低電平 “0”時，第一級 8 位輸入寄存器 Q 端的狀態(tài)則鎖存到第二級 8 位 DAC寄存器中，以便第三級 8 位 DAC 轉(zhuǎn)換器進行 D/A 轉(zhuǎn)換。 VREF端與 D/A 內(nèi)部 T 形電阻網(wǎng)絡(luò)相連。 (2) IOUT1：模擬電流輸出端 1，當(dāng) DAC 寄存器中數(shù)據(jù) 全為 1 時，輸出電流最大，當(dāng) DAC 寄存器中數(shù)據(jù) 全為 0 時，輸出電流為 0。其中有輸出電壓各自極性固定的單位性輸出和在隨動系統(tǒng)中輸出電壓有正負極性的雙極性輸出兩種輸出方式。當(dāng) ILE為高電平， 為低電平， 為負脈沖時，在 LE產(chǎn)生正脈沖；其中 LE 為高電平時，輸入寄存器的狀態(tài)隨數(shù)據(jù)輸入線狀態(tài)變化， LE的負跳變將輸入數(shù)據(jù)線上的信息存入輸入寄存器。 DAC0832 由 8 位輸入寄存器、 8位 DAC 寄存器和 8位 D/A 轉(zhuǎn)換電路組成。要是需要相應(yīng)的模擬信號，可通過一個高輸入阻抗的線性運算放大器實現(xiàn)這個供功能。 DAC0832 與單片機接成數(shù)據(jù)直接寫入方式，當(dāng)單片機把一個數(shù)據(jù)寫入 DAC 寄存器時， DAC0832 的輸出模擬電壓信號隨之對應(yīng)變化。這樣可以提高 CPU 的效率。如果沒有鍵按下，則跳過鍵識別，直接執(zhí)行其他程序；如果有鍵按下，則通過鍵盤掃描子程序識別按鍵，得到按鍵的編碼值。例如 4179。 圖 317 單穩(wěn)態(tài)硬件消抖電路 鍵盤的結(jié)構(gòu)形式一般有兩種：獨立式鍵盤與矩陣式鍵盤。這種做法，工作可靠，且節(jié)省機時。一個電信號通過機械觸點的斷開、閉合過程，完成高、低電平的切 換。等鍵釋放電平后再轉(zhuǎn)去執(zhí)行相應(yīng)的功能程序，以防止一次擊鍵多次執(zhí)行的錯誤發(fā)生。如視按下時間最長者為有效鍵，或認為最先按下的鍵為當(dāng)前的按鍵，也可以將最后釋放的鍵看成是輸入鍵。鍵的閉合與否，取決于機械彈性開關(guān)的通、斷狀態(tài)。非編碼鍵盤則是通過軟件來確定按鍵并計算鍵值。 二、鍵盤設(shè)計需要解決的幾個問題 鍵盤是若干按鍵的集合 ，是向系統(tǒng)提供操作人員干預(yù)命令及數(shù)據(jù)的接口設(shè)備。這些輸入 /輸出設(shè)備主要有鍵盤、顯示器和打印機等。 晶體振蕩電路如圖 35： 21 圖 35晶振電路 最小應(yīng)用系統(tǒng) 單片機最小系統(tǒng) ,或者稱為最小應(yīng)用系統(tǒng) ,是指用最少的元件組成的單片機可以工作的系統(tǒng) .對 51 系列單片機來說 ,最小系統(tǒng)一般應(yīng)該包括 :單片機、晶振電路、復(fù)位電路 .下面給出一個 51單片機的最小系統(tǒng)電路圖 （圖 36）。外接晶體諧振器以及電容 C1和 C2構(gòu)成并聯(lián)諧振電路，接在放大器的反饋回路中。 ： 晶振是晶體振蕩器的簡稱，在電氣上它可以等效成一個電容和一個電阻并聯(lián)再串聯(lián)一個電容的二端網(wǎng)絡(luò)，電工學(xué)上這個網(wǎng)絡(luò)有兩個諧振點，以頻率的高低分其中較低的頻率是串聯(lián)諧振，較高的頻率是并聯(lián)諧振。179。 IP＝ 179。 圖 34 RC復(fù)位電路 19 （ 2） 單片機復(fù)位后的狀態(tài) ： 單片機的復(fù)位操作使單片機進入初始化狀態(tài)，其中包括使程序計數(shù)器 PC＝ 0000H，這表明程序從 0000H 地址單元開始執(zhí)行。為可靠起見，電源穩(wěn)定后還要經(jīng)一定的延時才撤銷復(fù)位信號，以防電源開關(guān)或電源插頭分 合過程中引起的抖 動而影響復(fù)位。單片機啟運運行時，都需要先復(fù)位，其作用是使 CPU 和系統(tǒng)中其他部件處于一個確定的初始狀態(tài)，并從這個狀態(tài)開始工作。在閑置模式下， CPU 停止工作。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保 證脈沖的高低電平要求的寬度。 3．振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。 178。 178。 178。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。 在 FLASH 編程期間，此引腳用于輸入編程脈沖。RST ：復(fù)位輸入。 T1 （記時器 1外部輸入） 178。 TXD （串行輸出口） 178。P3 口也可作為 AT89C51 的一些特殊功能口 。P3 口： P3口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4個 TTL門電流。 P2口當(dāng)用于外部程序存儲器或 16 位地址外部 16 數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。在FLASH 編程和校驗時， P1口作為第八位地址接收。在 FIASH 編程時， P0 口作為原碼輸入口，當(dāng) FIASH 進行校 驗時， P0輸出原碼，此時 P0 外部必須被拉高 。 178。 低功耗的閑置和掉電模式 178。32 可編程 I/O 線 178。4K 字節(jié)可編程閃爍存儲器 壽命： 1000 寫 /擦循環(huán) 數(shù)據(jù)保留時間： 10年 178。 圖 31 AT89C51 芯片 它有 40個管腳，分成兩排，每一排各有 20 個腳，其中左下角標(biāo)有箭頭的為第 1 腳，然后按逆時針方向依次為第 2腳、第 3腳??第 40 腳。 各模塊具體設(shè)計 AT89C51單片機介紹 AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲器（ FPEROM— Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機。 12 第 3 章 硬件電路的設(shè)計 基本原理 低頻信號發(fā)生器系統(tǒng)主要由 CPU、 D/A 轉(zhuǎn)換電路、電流 /電壓轉(zhuǎn)換電路、按鍵和 顯示電路 、電源等電路組成。最后通過聯(lián)調(diào)仿真，做出電路板成品。 綜合考慮，方案 四 各項性能和指標(biāo)都優(yōu)于其他幾種方案，能使輸出頻率有較好的穩(wěn)定性，充分體現(xiàn)了模塊化設(shè)計的要求，而且這些芯片及器件均為通用器件，在市場上較常見，價格也低廉，樣品制作成功的可能性比較大，所以本設(shè)計采用方案 四 。 方案三： 利用專用直接數(shù)字合成ＤＤＳ芯片的函數(shù)發(fā)生器：能產(chǎn)生任意波形并達到很高的頻率。 對目前而言，國外（美）研究和使用的信號發(fā)生器大多要求頻率在10 6? HZ50MHZ，產(chǎn)生正弦、三角、鋸齒、方波、調(diào)幅、直流等波形，而國內(nèi)則對頻率在 5*10 3? HZ40MHZ，能產(chǎn)生正選 三角等基本波形已經(jīng)調(diào)幅、調(diào)頻、 TTL等的信號發(fā)生器需求大。波形操作方法