【正文】 通信。這一步必須注意芯片引腳序號(hào)與插座引腳號(hào)要對(duì)應(yīng)。 ? 將芯片從編程器取下，放到實(shí)驗(yàn)電路中或?qū)嶋H工作的系統(tǒng)中進(jìn)行實(shí)際功能驗(yàn)證，如果功能正確，說明開發(fā)工作結(jié)束。 ? ② 除第一個(gè)字符外 ， 標(biāo)識(shí)符可由大小寫字母 、 數(shù)字 、 波浪線 (~)和下劃線 (_)組成 。 ? ⑥ 標(biāo)識(shí)符可以用大寫 、 小寫或混合字體輸入 ，但其意義與字體有關(guān) 。 在源文件中使用關(guān)鍵字時(shí) ， 僅表明這個(gè)關(guān)鍵字的作用 。 ? Async_reset 異步復(fù)位狀態(tài)描述語句 ? CaseEndcase 條件選擇語句 ? Declarations 定義段關(guān)鍵字 ? Device 器件定義語句 * ? End 結(jié)束語句 * ? Equations 邏輯方程關(guān)鍵字 * ? Functional_block 功能模塊定義語句 ABEL硬件描述語言規(guī)則概要 ? Fuses 熔絲狀態(tài)定義語句 ? Goto 無條件轉(zhuǎn)移語句 ? IfThenElse 條件轉(zhuǎn)移語句 (只能用在狀態(tài)圖中 ) ? Interface 功能模塊接口定義語句 ? Istype 屬性定義語句 * ? Library 庫引用語句 ? Macro 宏定義語句 ? Module 模塊語句 * ? Node 節(jié)點(diǎn)定義語句 ABEL硬件描述語言規(guī)則概要 ? Options 控制選項(xiàng)定義語句 ? Pin 引腳定義語句 * ? Property 特征定義語句 ? State 狀態(tài)描述語句 ? State_diagram 狀態(tài)圖關(guān)鍵字 ? State_register 狀態(tài)寄存器說明語句 ? Sync_reset 同步復(fù)位狀態(tài)描述語句 ? Test_vectors 測試向量 * ? Title 標(biāo)題語句 * ABEL硬件描述語言規(guī)則概要 ? Truth_table 真值表表頭關(guān)鍵字 * ? WhenThenElse 條件轉(zhuǎn)移語句 (只能用在方程中 ) ? WithEndwith 轉(zhuǎn)移方程語句 ABEL硬件描述語言規(guī)則概要 ? 二 、 常量與數(shù)值 ? 常量 、 定值可用于 ABELHDL的邏輯設(shè)計(jì) 。 特殊常量可用大寫或小寫字母 。 ? 表 25列出了 ABELHDL支持的四種數(shù)制及它們相應(yīng)的符號(hào) ， 數(shù)制符號(hào)可用大寫或小寫輸入 。 ? 這種情況下 ， 這個(gè)字母的 ASCII的值即為它表示的數(shù)值 。 ? 若要在字符串中使用單引號(hào) ， 要在它前面加一個(gè)反斜線 ” \”。 ? ② 注釋以雙斜線 (//)開始 ， 以行結(jié)束標(biāo)志結(jié)束 。 ? ABELHDL的運(yùn)算符可分為四種基本類型 ： 邏輯運(yùn)算符 、 算術(shù)運(yùn)算符 、 關(guān)系運(yùn)算符與賦值運(yùn)算符 。 與 或 $ 異或 !$ 異或非 ⒉ 算術(shù)運(yùn)算符 ? 在 ABELHDL語言中算術(shù)運(yùn)算符定義了表達(dá)式中兩個(gè)對(duì)象之間的算術(shù)關(guān)系 。 ? 當(dāng)它用在一個(gè)運(yùn)算數(shù)前時(shí) ， 表示對(duì)這個(gè)運(yùn)算數(shù)取二進(jìn)制補(bǔ)碼 ， 當(dāng)用于兩個(gè)運(yùn)算數(shù)之間時(shí) ， 表示將第三個(gè)運(yùn)算數(shù)的二進(jìn)制補(bǔ)碼與第一個(gè)運(yùn)算數(shù)相加 。 移位運(yùn)算中用零來補(bǔ)缺位 。 ⒊ 關(guān)系運(yùn)算符 運(yùn)算符 說 明 = = 等 于 != 不等于 小于 = 小于或等于 大于 = 大于或等于 ⒊ 關(guān)系運(yùn)算符 ? 所有關(guān)系運(yùn)算都是無符號(hào)運(yùn)算 。邏輯真表示為 1， 取二進(jìn)制補(bǔ)碼后 ， 相當(dāng)于 128位都為 1的數(shù) 。 ⒋ 賦值運(yùn)算符 ? 賦值運(yùn)算符是一類用于布爾方程的特殊運(yùn)算符 ，將表達(dá)式的值賦予輸出 。 ? 表 29列出了賦值運(yùn)算符 。 ? 所有的邏輯運(yùn)算符 ， 算術(shù)運(yùn)算符和關(guān)系運(yùn)算符都可用于表達(dá)式中 。 與 2 左移 2 右移 2 * 乘法 2 / 無符號(hào)整數(shù)除法 2 % 取模 3 + 加法 3 － 減法 3 或 3 $ 異或 3 !$ 異或非 4 == 等于 4 != 不等于 4 小于 4 = 小于或等于 4 大于 4 = 大于或等于 若 ⒌ 運(yùn)算符的運(yùn)算優(yōu)先級(jí) ? 若同一表達(dá)式中有優(yōu)先級(jí)相同的運(yùn)算符 ，則按從左到右的順序進(jìn)行運(yùn)算 ， 圓括號(hào)可改變運(yùn)算次序 ， 圓括號(hào)內(nèi)運(yùn)算優(yōu)先進(jìn)行 。 ? 例如 SET1 =[A7..A0] ? 表示定義一個(gè)具有 8個(gè)元素 (A7， A6， A5， A4，A3， A2， Al， A0)的集合 ， 其集合名為 SET1。 ? 比如在上述例子中 ， SET1[3]表示集合 SET1中的第三個(gè)元素 ， 即 A4。 Aamp。 五、集合運(yùn)算 ? 表 212給出集合的運(yùn)算規(guī)則 。 五、集合運(yùn)算 表 212 ABELHDL中集合的運(yùn)算規(guī)則 表達(dá)式 賦值 !Ak [!ak， !ak1， ...!a1] － Ak !Ak+1 Ak amp。 b1] Ak Bk [ak bk， ak1 bk1， ...a1 b1] Ak $ Bk [ak$ bk， ak1$ bk1， ...a1$ b1] Ak !$ Bk [ak!$ bk， ak1!$ bk1， ...a1!$ b1] Ak + Bk Dk， 其中 dn=an$bn$1， =(an$bn)(anamp。...amp。1)!=0 c0=0 集合運(yùn)算的 五、集合運(yùn)算 ? 集合運(yùn)算的方式與結(jié)果取決于其變量的類型 。 五、集合運(yùn)算 ? 任何形式表示的數(shù)值及數(shù)值集合 ， 都可用于集合賦值或集合比較 。 ? 表示當(dāng)十六位地址線的地址為十六進(jìn)制 80FF時(shí) ，信號(hào) select為 TRUE。 ? 表示如果 enable信號(hào)為真 ， 則輸出 out0至out3取對(duì)應(yīng)輸入 in0至 in3的值 。 ? SIGNALamp。 ? SIGNALamp。0， 其結(jié)果始終為 0即假 。 相當(dāng)于信號(hào)與集合中的每個(gè)元素相作用 ， 等價(jià)為 :[aamp。 五、集合運(yùn)算 ? SETamp。x， bamp。NUMBER， 例如 :[a， b， c]amp。[1， 0， 1]=[aamp。 五、集合運(yùn)算 ? NJMBERamp。1， 結(jié)果始終為 l。 719 用 GAL實(shí)現(xiàn)基本邏輯門的設(shè)計(jì) ? 設(shè)計(jì)說明及構(gòu)思 ? 其中 8個(gè)輸入信號(hào)安排在 2， 3， 4， 5， 6， 7，8， 9專用輸入引腳上， 1號(hào)和 11號(hào)引腳也安排 2個(gè)輸入信號(hào)。 ? GAL是通用邏輯陣列器件，根據(jù)不同應(yīng)用場合，ABEL語言為其提供了三個(gè)器件文件，本例中使用的是無反饋的組合電路，所以在源文件中器件名 P16V8S。 719 719 ?建立用戶源文件 ?符合 ABELHDL語言規(guī)范且能實(shí)現(xiàn)圖 719給出的基本邏輯門設(shè)計(jì)的用戶源文件如下： 719 非門 INV 二輸入與門 AND2 二輸入或門 OR2 二輸入或非門 NOR2 二輸入異或非門 NXOR2 三輸入與非門 NAND3 任意態(tài) “測試非門、與門、或門 Test_ vector Test_vector 用 GAL實(shí)現(xiàn)組合及時(shí)序混合的邏輯電路 ? ⒈ 設(shè)計(jì)說明及構(gòu)思 ? 組合