數(shù)字邏輯電路教程ppt第4章觸發(fā)器(文件)
【正文】 ，由于 G8被 Qn 的低電平封鎖，故 CP=1時(shí)，僅G7輸出低電平，主觸發(fā)器置 1。 CP=0以后，從觸發(fā)器置 0。 ?因此 CP由 1變?yōu)?0時(shí)，從觸發(fā)器達(dá)到的狀態(tài)就是 CP由 0變 1時(shí)，由 J、 K、 Q和 所決定的主觸發(fā)器的狀態(tài)。即存在一次變化問題。 ?第二 ， 因?yàn)橹饔|發(fā)器本身是一個(gè)同步 RS觸發(fā)器 ，所以在 CP=1的全部時(shí)間里輸入信號都將對主觸發(fā)器起控制作用 。 邊沿觸發(fā)型 JK觸發(fā)器 ?圖 417給出的下降沿觸發(fā)型 JK觸發(fā)器 。 amp。 它的特點(diǎn)是在 CP=0、 CP上升沿和 CP=1時(shí)， J、 K都不起作用，只有在 CP負(fù)邊沿瞬間，觸發(fā)器才對輸入信號進(jìn)行采樣，按 更新狀態(tài)。 amp。 邊沿觸發(fā)型 JK觸發(fā)器 (續(xù) ) ?工作原理 圖中，兩個(gè)與或非門連接成基本 RS觸發(fā)器， G3，G4門是信號輸入門，起觸發(fā)導(dǎo)引作用。 amp。 邊沿觸發(fā)型 JK觸發(fā)器 (續(xù) ) ① CP=0時(shí)，門 G GG G6均被封鎖， A=B=1， G G6與門輸出為 0，電路結(jié)構(gòu)如圖 418。 amp。 amp。 ③ CP=1時(shí)，門 G GG G6都打開，觸發(fā)器狀態(tài)不變。 amp。 CP為 1后，封鎖了 J、 K變化對觸發(fā)器的影響。 amp。 ≥1 CP Q Q G1 G5 G6 G2 A G3 B K J (a) 邏輯圖 ≥1 G4 amp。 amp。 EN S R Qn+1 0 1 1 1 1 1 1 0 1 1 0 0 0 高阻 Qn 1 0 不定 與非門電路 當(dāng) EN=1時(shí)， CMOS傳輸門導(dǎo)通，電路處于工作狀態(tài)，輸出 Q由下列特性方程決定： 當(dāng) EN=0時(shí)， CMOS傳輸門斷開，基本 RS觸發(fā)器與輸出斷開，輸出為高阻狀態(tài)； nn QRSQ ??? 1RS=0 EN S R Qn+1 0 1 1 1 1 0 0 1 0 0 1 1 1 高阻 Qn 1 0 不定 或非門電路 觸發(fā)器邏輯功能的轉(zhuǎn)換 ?JK型和 D型觸發(fā)器的相互轉(zhuǎn)換 JK型轉(zhuǎn)換為 D型 D型轉(zhuǎn)換為 JK型 D轉(zhuǎn)換為 JK Qn+1=D nnn QKQJQ ??? 1nnnnQKQJQKQJD????JK轉(zhuǎn)換為 D nnn QKQJQ ??? 1nnnnnDDDDQ??????)(1Qn+1=D 作業(yè)： ?48， 49， 410 。 邊沿觸發(fā)型 JK觸發(fā)器 (續(xù) ) ?如圖是其波形圖。 amp。 amp。 amp。 amp。 amp。觸發(fā)器保持現(xiàn)態(tài)不變。 amp。 amp。 amp。 ≥1 CP Q Q G1 G5 G6 G2 A G3 B K J (a) 邏輯圖 ≥1 G4 amp。 amp。 圖 421 負(fù)邊沿觸發(fā)型 JK觸發(fā)器 J Q Q CP K (b) 邏輯符號 1J 1K C1 Q Q ≥1 CP Q Q G1 G5 G6 G2 A G3 B K J (a) 邏輯圖 ≥1 G4 amp。 amp。 amp。 ?為了提高觸發(fā)器的工作可靠性 ， 增強(qiáng)抗干擾能力 ， 希望觸發(fā)器的次態(tài)僅取決于 CP下降沿 （ 或上沿 ） 到達(dá)時(shí)刻的狀態(tài) ， 而與其他時(shí)刻的輸入狀態(tài)無關(guān) 。 第一步 ， 在 CP=1的期間主觸發(fā)器接收輸入端 (S、 R或 J、 K)的信號 ， 被置成相應(yīng)的狀態(tài)而從觸發(fā)器不動(dòng) 。 1 K J CP Q’ Q 圖 415主從式 JK觸發(fā)器工作波形圖 t0 t1 t2
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1