【正文】 ???????????????????fo u tfo u to u tDDo u tDDo u tVCCCQiVVVViVVVVCQVVVV),0,0,21212121（終止，電流最終：形成電流之中：開始：求值期????????????DDDDo u to u tffo u tDDo u tVVCCC CVVCCCV2121 )(C電荷守恒原理21C CCVoutout??? 盡量小，就要求的發(fā)為了使電荷分享效應(yīng)引Tnout VΔV ?假定：76 動態(tài) CMOS電路 電荷分享 :XNOR3分析 )1,0,1(),1,1,0(), ?CBA（最壞情形：輸出電壓變化：因電荷分享導(dǎo)致的 ??開關(guān)閾值：要求負載反相器的CBAy ???77 動態(tài) CMOS電路 電荷分享 :對策 MpMeVDD?Out?ABMaMbMblMpMeVDD?Out?ABMaMbMbl(b ) Pr ech arg e of inte rn al no de s?(a) Sta tic ble ed er 為內(nèi)部寄生電容預(yù)充電，但會增加面積和電容 78 ?????????14M021O u tO u tIn使漏電容耦合源及柵的柵通過過程：門有少量靜態(tài)功耗靜態(tài)過多會導(dǎo)致求值錯誤；；不能降至作用：N A N D1OV02O?utut101230 2 4 6 動態(tài) CMOS電路 電容耦合 :背柵耦合 動態(tài) NAND2 靜態(tài) NAND2 (A,B)=(0,0)→Out1=1( 高阻態(tài)） Time, ns Clk In Out1 Out2 背柵耦合 Backgate Coupling出現(xiàn)在動態(tài)電路與靜態(tài)電路級聯(lián)的情形中 79 )(1OMpDDVutC L K??有所上升電容耦合使漏的柵上升沿通過過程：閂鎖誘發(fā)；襯底漏電流襯底結(jié)正偏的漏作用：C M O SMp ??101230 2 4 6 動態(tài) CMOS電路 電容耦合 :時鐘饋通 (1) 動態(tài) NAND2 靜態(tài) NAND2 (A,B)=(0,0)→Out1=1( 高阻態(tài)） Time, ns Clk In Out1 Out2 80 動態(tài) CMOS電路 電容耦合 :時鐘饋通 (2) 0. 50. 51. 52. 50 0. 5 1Clk Clk In1 In2 In3 In4 Out In amp。b ? 雙軌邏輯：輸入 a、 、 b、 ，輸出 a 有任何 1個輸入為 1時 ， Q3=1， 否則為 0。 output [2:0]Q。 elseif (d[5]) Q=5。 elseif (d[1]))Q=1。 end end Endmodule HDL行為描述 優(yōu)先權(quán)譯碼器 8位 :描述 134 優(yōu)先權(quán)譯碼器 8位 :門級實現(xiàn) 135 優(yōu)先權(quán)譯碼器 8位 :管級實現(xiàn) 136 對于 1個 n位字 ， 先設(shè)定各個位的優(yōu)先權(quán)次序 ，用輸出表示最高優(yōu)先權(quán)的輸入位的位置 。 else begin Q3=0。 elseif (d[3]) Q=3。 If (d[7])Q=7。 input[7:0] d。 113 CMOS邏輯電路比較 優(yōu)缺點 實現(xiàn)電路 優(yōu)點 缺點 靜態(tài) CMOS 穩(wěn)定性好，噪聲容限高，適合EDA設(shè)計 晶體管數(shù)多，大扇入時面積大 準(zhǔn) nMOS 電路簡單，晶體管數(shù)少 噪聲容限小，有靜態(tài)功耗，有比邏輯 動態(tài) CMOS 速度快，面積小 定時刷新對電路最低頻率有限制，存在電荷泄漏等寄生效應(yīng) 114 本章作業(yè) ? 課本 272頁 ， ， ， 115 多路選擇器 2選 1 MUX:功能描述 符號 選擇端 輸出端 輸入端 spspf ???? 10邏輯表達式 行為描述 116 NAND2實現(xiàn) 傳輸門實現(xiàn) 傳輸管實現(xiàn) 16個 FET 8個 FET,但寄生電容 、 電阻大 → 延遲大 8個 FET， 版圖布線面積小 ， 需在輸出端加非門把輸出高電平從 VDDVTn恢復(fù)到 VDD 多路選擇器 2選 1 MUX:電路實現(xiàn) 117 符號 選擇端 輸出端 輸入端 013012022010 sspsspsspsspf ????????????邏輯表達式 行為描述 多路選擇器 4選 1 MUX:功能描述 118 門級描述 門級實現(xiàn)（基于 NAND） 多路選擇器 4選 1 MUX:門級實現(xiàn) 119 管級描述 nMOS管級實現(xiàn) W0 W1 W2 W3 W_O W_x 多路選擇器 4選 1 MUX:管級實現(xiàn) 120 nMOS版圖 nMOS電路圖 多路選擇器 4選 1 MUX:物理版圖 121 多路選擇器 4選 1 MUX:CMOS實現(xiàn) 122 位級實現(xiàn) 符號 行為描述 多路選擇器 8bit 2選 1 MUX:邏輯 123 用 8個 1bit 2:1MUX構(gòu)成 1個 8bit2:1MUX 多路選擇器 8bit 2選 1 MUX:版圖 124 n:m MUX：通過 m位選擇字 ， 將 n個輸入中的一個選送到輸出 f )(l o g2 2 nmn m ?? 多路選擇器 n:m 數(shù)據(jù)選擇器 125 規(guī)律 VLSI部件的描述與實現(xiàn) ? VLSI部件的表征方法 ? 圖形描述：電路符號 → 邏輯圖 → 電路圖 → 版圖 ? 功能符號：邏輯表達式，真值表，卡諾圖 ? HDL描述：行為級，門級（結(jié)構(gòu)級之一），管級（結(jié)構(gòu)級之二） ? VLSI部件實現(xiàn)的多樣性 ? 同一邏輯功能可以用不同的邏輯門組合來實現(xiàn) ? 同一個邏輯門組合可以用不同的管級電路來實現(xiàn) ? 同一個管級電路可以用不同的物理版圖來實現(xiàn) 126 二進制譯碼器 2/4譯碼器 :定義 高電平有效 低電平有效 符號 真值表 由 2個輸入 s s0的值來確定 4個輸出 d0~d1中哪一個處于高電平或低電平 127 高電平有效 低電平有效 邏輯表達式 行為描述 二進制譯碼器 2/4譯碼器 :描述 128 知識復(fù)習(xí) ? 基本定律 ? 交換律 ? 分配律 ? 恒等律 ? 互補律 ? 狄摩根定律（ Deman‘ s Theorem） ? 化簡規(guī)則 abbaabba ??????布爾代數(shù)基本定律 )()()()()()(cabacbacabacba????????????aaaa ???? 1001 ???? aaaababababa ?????? )()(abaababaababaa???????????129 高電平有效 二進制譯碼器 2/4譯碼器 :門級實現(xiàn) (1) 130 低電平有效 二進制譯碼器 2/4譯碼器 :門級實現(xiàn) (2) 131 輸入 n位控制字，使 m條輸出線中的一條有效（高電平有效置 1，低電平有效置 0），而其余 m1條輸出線不受影響。2M101O u t2,10C L K22????????????????O u tVO u tVoutVoutVoutTnTnDDDD1→0 M2 M1 在動態(tài) CMOS單元之間加 1個反相器（多米諾單元） 82 多米諾邏輯 多米諾邏輯單元構(gòu)成 基本動態(tài)邏輯 靜態(tài)反相器 在基本動態(tài)邏輯門基礎(chǔ)上加一個靜態(tài)反相器，即構(gòu)成多米諾邏輯（ Domino Logic） 83 多米諾邏輯 多米諾邏輯的級聯(lián) In1 In2 PDN In3 Me Mp Clk Clk Out1 In4 PDN In5 Me Mp Clk Clk Out2 Mkp 1 ? 1 1 ? 0 0 ? 0 0 ? 1 1 ? 1 1 ? 0 84 ? 優(yōu)點 ? 無預(yù)充電荷損失：預(yù)充電之后所有單元的輸入都被置為 0，故只能有 0→1翻轉(zhuǎn) ? 抗噪聲能力強：輸出反相器可根據(jù)扇出來優(yōu)化 ? 開關(guān)速度非?？欤褐挥休敵錾仙氐难訒r（ tpHL=0），預(yù)充電、求值時的負載電容均為內(nèi)部電容 ? 抵抗電荷泄漏能力強：反相器加 1個 pMOS管即可構(gòu)成電平恢復(fù)器 ? 缺點 ? 非反相門，難以實現(xiàn)諸如 XOR、 XNOR這樣需要 NOT運算的邏輯 ? 必須有時鐘 ? 輸出有電荷泄漏及電荷分享等寄生效應(yīng) 多米諾邏輯 特點 85 AND2電路 OR2電路 AND3版圖 多米諾邏輯門實例 多米諾邏輯 基本邏輯門 86 0,0 321 置使所有的同時進行預(yù)充電： f、C、CC??諾骨牌”依次進行，有如“多米求值： 3211 、f、ff?? 多米諾邏輯 邏輯鏈構(gòu)成 87 只有當(dāng)所有前級的電平轉(zhuǎn)換已完成，本級才會有動作。用 PMOS管亦能構(gòu)成動態(tài) CMOS電路，但速度較慢 61 CBAf ???M p M e V DD ? Out ? A B C 靜態(tài) CMOS實現(xiàn) 動態(tài) CMOS實現(xiàn) C L KCBAC L KO u t ????? )( 動態(tài) CMOS電路 實例 :AOI門 62 動態(tài) CMOS電路 與靜態(tài) CMOS的比較 ? 與靜態(tài) CMOS相同之處 ? 全邏輯擺幅，無比邏