第三章組合邏輯電路(文件)
【正文】 1 0 0 0 1 1 0 0 1 0 1 1 0 F(x1,y1,x2,y2)= x1y1+y1x2y2+x1x2y2 單輸出組合電路設(shè)計 第四步 畫出邏輯電路圖 F(x1,y1,x2,y2)=x1y1+y1x2y2+x1x2y2 F(x1,y1,x2,y2)=x1y1 amp。 輸出即決議是否通過 , 用 F表示 , 并設(shè) 通過 為 1, 否決 為 0。 amp。 00 01 11 10 00 01 11 10 AB CD d d 1 1 0 0 1 d d 1 0 0 0 1 d d 第二步 寫出邏輯表達式 第三步 化簡 F(A,B,C,D)=?m(5,6,7,8,9)+?d(10,11,12,13,14,15) F(A,B,C,D) =A+BD+BC 第四步 畫出邏輯電路圖 A F B 1 amp。BD 多輸出組合電路設(shè)計 例 1： 設(shè)計一個一位半加器 解： 第一步： 建立真值表 要完成一位“被加數(shù)”與“加數(shù)”兩者相加，要產(chǎn)生“本位和”及向高位的“進位”，因此該電路有 2個輸入， 2個輸出。 1)SH=AB+AB =A?B 2)SH=AB+AB CH=AB CH=AB 1 B SH A amp。 ? B SH A =1 1 CH ? amp。AB ?邏輯符號 : 例 2： 設(shè)計一個一位全加器 要完成一位 被加數(shù) 與 加數(shù) 及低位送來的 進位 三者相加，產(chǎn)生 本位和 及向高位的 進位 ，因此該電路有 3個輸入， 2個輸出。 amp。BCCD Z=D 第四步： 畫出電路圖 amp。 B D W amp。 Z Y amp。 組合電路的險象 11 ???????AAFCBCAABF時，當(dāng)例如：1 amp。 ? 多個信號經(jīng)不同路徑到達某一點有時間差，稱為 競爭 。因此有靜態(tài) 0型 , 靜態(tài) 1型 , 動態(tài) 0型 , 動態(tài) 1型。 檢查 C： 11100100????ABABABABCFCFFCF????1? C發(fā)生變化時不會產(chǎn)生險象 . 檢查 A： 11100100????BCBCBCBCAAFAFAFAF?????? 當(dāng) B=C=1時 , A的變化可能使電路產(chǎn)生險象 . 二、卡諾圖法 當(dāng)描述電路的邏輯函數(shù)為 與或 式時 , 可采用卡諾圖來判斷是否存在險象。 一、用增加冗余項的方法消除險象 在表達式中 加 上多余的 與項 或者 乘 上多余的 或項 ，使原函數(shù)不可能在某種條件下 產(chǎn)生的形式，從而消除可能若再出現(xiàn) XXXX ??險象。 B C A F amp。 amp。 F C R F t F t 使用 此方法時要適當(dāng)選擇時間常數(shù) (?=RC)， 要求 ?足夠大，以便“削平”尖脈沖；但 又 不能太大，以免使正常的輸出發(fā)生畸變。 F 附加門 卡諾圖中增加卡諾圈以消除 相切 . 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 0 二、增加慣性延時環(huán)節(jié) . 在電路的輸出端連接一個慣性延時環(huán)節(jié)，通常是 RC濾波器。 d g e G1 G2 G3 G4 當(dāng) B=C=1進 , 函數(shù)由 F＝ A＋ A變成了 F＝ 1 B A C amp。 險象的消除 例： 用增加冗余項的方法消除 電路中的險象。 的卡諾圖中，在電路 CABCADAF ???例：，不被同一卡諾圈所包含與相鄰最小項 DCABDCBA因此當(dāng) B＝ D=1， C＝ 0時，電路可能由于 A的變化 而 產(chǎn)生險象。 是否可能產(chǎn)生試判斷電路 ACBACAF ???例：險象。 注意 ：競爭和險象是對電路的，而不是針對函數(shù)的。 amp。 D C B A 例如 ： 與非 門的時延 一般來說，時延對數(shù)字系統(tǒng)是有害的，它會降低系統(tǒng)的工作的速度，還會產(chǎn)生競爭冒險現(xiàn)象。 amp。 amp。BD =1 =1 Ai Ci1 Bi 用半加器實現(xiàn) : 1111 ???? ???? iiiiiiiiiiiii CBACBACBACBAS11 ?? ?? iHiH CSCS ii11 )()( ?? ???? iiiiiiiiii CBABACBABA1111 ???? ???? iiiiiiiiiiiii CBACBACBACBAC)()( 111 ??? ???? iiiiiiiii CCBACBABA1??? iH CS iii HiH CCS ?? ? 1Ci1 Ai Bi Si Ci CO Σ Ci1 Si Ci CO Σ Ai Bi CO Σ ?1 iHCiHS用半加器實現(xiàn)的電路圖 : 邏輯符號 : 吉林大學(xué)遠程教育課件 (第十七講 ) 主講人 ： 魏 達 學(xué) 時： 48 數(shù) 字 邏 輯 例 3： 用“與非”門 設(shè)計一個將 8421BCD碼轉(zhuǎn)換成余三碼的代碼轉(zhuǎn)換電路。若采用其它門電路，可將輸出函數(shù)表達式作適當(dāng)轉(zhuǎn)換。AB CH amp。 A B SH CH 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 第二步： 寫出 最小項之 表達式； SH = AB +AB CH = AB 第三步： 化簡 : 0 0 0 1 0 1 0 1 A B CH
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1